Introdução ao VHDL

Prévia do material em texto

Questão 1/10 - Lógica Programável
Para iniciar um código em VHDL, primeiramente especificam-se as bibliotecas e pacotes, se necessário, e em seguida define-se a entidade de projeto.
Com a palavra-chave da linguagem PORT definem-se as portas, cujos 4 modos possíveis são:
Nota: 0.0
A
IN, OUT, INOUT, USER
B
IN, OUT, BUFFER, RTL
C
IN, OUT, INOUT, BUFFER
Rota2 – Tema1
D
INOUT, OUT, BUFFER, WORK
E
IN, INOUT, OUT, STD
Questão 2/10 - Lógica Programável
O FPGA modelo EP2C5T144C8N é da família Cyclone II da Altera. Seu kit de desenvolvimento permite a prototipagem e teste de projetos.
A sua programação se dá por meio da porta USB do computador, sendo que no kit a conexão utilizada é chamada de:
Nota: 0.0
A
USB-B
B
ASP
C
RS232
D
SPI
E
JTAG
Aula 1 - Tema 5
Questão 3/10 - Lógica Programável
A linguagem HDL permite descrever circuitos digitais.
A linguagem de descrição de hardware difere das linguagens de programação de software, pois inclui um meio de descrever:
Nota: 0.0
A
a tensão de nível alto e a corrente de entrada
B
o tempo de propagação e a capacidade de corrente
C
o tempo de propagação e a intensidade de sinais
Aula 1 - Tema 3
D
a tensão de alimentação e a intensidade de sinais
E
a capacitância das portas e a intensidade de sinais
Questão 4/10 - Lógica Programável
A ferramenta de Software Altera Quartus II é utilizada para o desenvolvimento de projetos de lógica programável.
Um dos processos de compilação que já permite simular o projeto é chamado Analysis & Synthesis, também chamado compilação parcial, que compreende as seguintes etapas:
Nota: 0.0
A
Otimização lógica e montagem
B
Posicionamento e roteamento
C
Otimização lógica e mapeamento da tecnologia
Aula 1 - Tema 4
D
Análise de temporização e otimização lógica
E
Roteamento e montagem
Questão 5/10 - Lógica Programável
O código VHDL que descreve a operação de um circuito é, a princípio, executado de forma concorrente. Isto significa que em uma região de código concorrente a ordem das linhas não deve interferir no resultado.
Existem 3 comandos do VHDL específicos para regiões de código concorrente, são eles:
Nota: 0.0
A
WHEN, GENERATE, CASE
B
WHEN, GENERATE, BLOCK
Rota2 – Tema3
C
WAIT, GENERATE, BLOCK
D
WHEN, GENERATE, LOOP
E
WHEN, CASE, BLOCK
Questão 6/10 - Lógica Programável
Nas regiões de código sequencial em VHDL a ordem das linhas é importante para o resultado da funcionalidade implementada.
Os comandos sequenciais ficam em 3 regiões de código específicas, que são:
Nota: 0.0
A
PROCESS, FUNCTION, COMPONENT
B
PROCESS, PACKAGE, PROCEDURE
C
PROCESS, FUNCTION, PROCEDURE
Rota2 – Tema4
D
FUNCTION, PROCEDURE, BLOCK
E
FUNCTION, PROCESS, MAP
Questão 7/10 - Lógica Programável
A configuração em VHDL estabelece o elo entre a declaração de um componente e uma entidade de projeto.
É necessário utilizar a configuração quando o componente possui uma entidade com:
Nota: 0.0
A
vários pacotes
B
várias constantes
C
vários mapeamentos de portas
D
várias arquiteturas
Rota3 – Tema2
E
várias bibliotecas
Questão 8/10 - Lógica Programável
A linguagem VHDL permite a implementação de subprogramas.
Dadas as seguintes sentenças:
I – Os subprogramas compreendem uma região de código sequencial.
II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial.
III – A função permite retornar um ou mais valores.
IV – No procedimento o comando RETURN é obrigatório.
Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:
Nota: 0.0
A
F, V, F, V
B
V, F, V, V
C
F, V, V, V
D
V, F, V, F
E
V, V, F, F
Rota2 – Tema5
Questão 9/10 - Lógica Programável
Os registradores em VHDL são implementados em região de código sequencial dentro de uma estrutura PROCESS.
No caso de um registrador sensível a borda, caso dos flip-flops, o código VHDL que identifica uma borda de descida na entrada de clock é:
Nota: 0.0
A
IF (ck’EVENT AND ck = ‘1’)
B
IF (ck’EVENT AND ck = ‘0’)
Rota3 – Tema3
C
IF (NOT ck’STABLE AND ck = ‘1’)
D
IF (ck = ‘0’)
E
IF (ck’STABLE AND ck = ‘0’)
Questão 10/10 - Lógica Programável
Na conversão de um algoritmo para uma descrição VHDL é necessário entender quais tipos de circuitos são utilizados, ou seja, as unidades funcionais empregadas.
Uma tomada de decisão, por exemplo, é realizada por meio de um circuito:
Nota: 0.0
A
multiplexador
B
registrador
C
comparador
Rota3 – Tema5
D
subtrator
E
de seleção