Experiencia_6_Portas_Logicas

Prévia do material em texto

Universidade Federal de Santa Catarina 
Departamento de Engenharia Elétrica 
Laboratório de Materiais Elétricos – LAMATE 
 
 
 
Experiência 3 – Circuitos Lógicos 
Inversor, Portas Nand/And, Portas Nor/Or 
Chip 2 – Transistores MOS e Circuitos Lógicos 
 
 
Introdução 
 
Utilizando o chip no 2, este conjunto de ensaios tem como objetivo demonstrar 
como é possível construir e testar uma série de circuitos lógicos a partir de conexões 
simples entre transistores MOS. 
 
 Os testes em portas lógicas consistem na aplicação de tensão aos terminais de gate 
(gatilho) dos transistores, observando o nível lógico da saída. O nível lógico 1 equivale a 5 
V e o nível lógico 0 equivale a 0 V. 
 
 
Material 
 
• Chip no 2 
• Protoboard 
• Potenciômetro de 500 Ω 
• 2 multímetros digitais 
• Fios para conexões 
 
 
Prática 
 
1 – Identificação do chip no 2 
 
 O circuito interno do chip no 2 é mostrado na Fig. 1. Nota-se que existem 4 
transistores do tipo N e quatro do tipo P. Na Fig. 2 mostra-se o desenho do encapsulamento 
do chip no 2 e também a disposição interna dos transistores. 
 Primeiramente devemos identificar os terminais de cada transistor, marcando ao 
lado: 
 G – gate (gatilho) 
 D – dreno (dreno) 
 S – source (fonte) 
 
 
 
Fig. 1 – Diagrama interno do chip no 2. 
 
 
 
 
Fig. 2 - Layout interno e encapsulamento do chip no 2. 
 
 
 
2 – Inversor Lógico 
 
 A função de transferência do inversor lógico é dada através do gráfico: tensão de 
entrada versus tensão de saída. 
 
 Utilizando o circuito mostrando na Fig. 3 a seguir e, aplicando tensões de entrada de 
0 (nível lógico baixo) e 5 V (nível lógico alto), obtenha a tabela verdade do inversor 
formado pelos transistores P1 e N1. 
 
 
Inversor 
Entrada Saída 
0 
1 
 
 
0
SaídaEntrada
P1
N1
+5V
15
14
1
13
0
 8
+5V
16
S
D
D
G
G
S
 
Fig. 3 - Circuito elétrico para implementação do inversor. 
 
 Acrescentando ao circuito da Fig. 3 um potenciômetro, originando então o circuito 
da Fig. 4, monte uma tabela da tensão de saída versus a tensão de entrada do inversor, com 
incrementos de 0,5 V. A partir desta tabela desenhe o gráfico da tensão de saída x entrada. 
Esta montagem permite levantar a função de transferência do inversor. 
 
0
P1
Saída
+5V
N1
1
14
15
13
0
+5V
500r
0
 8
+5V
16
D
G
S
G
D
S
 
Fig. 4 – Circuito para obtenção da função de transferência do inversor. 
 
Função de Transferência do Inversor 
Tensão de entrada [V] Tensão de saída [V] 
0,0 
0,5 
1,0 
1,5 
2,0 
2,5 
3,0 
3,5 
4,0 
4,5 
5,0 
 
 
3 – Portas AND/NAND 
 
 As funções implementadas pelas portas lógicas denominadas AND (“E”) e NAND 
(não “E”) são largamente empregadas pela eletrônica e em sistemas digitais. A 
configuração AND ( Y = AB ) realiza a multiplicação de dois níveis lógicos, enquanto a 
porta NAND ( Y = AB ) fornece na saída o inverso do resultado da multiplicação destes 
níveis. 
 Implemente o circuito mostrado na Fig. 6 e obtenha a tabela verdade para as portas 
lógicas AND e NAND. 
 
0
Saída
N1
P1
N2
P2
+5V +5V
A
B G
S
D
G
D
S
D
G
SS
D
G
15
1
13
12
8
14
3
16
2
 
Fig. 5 - Circuito elétrico de uma porta NAND. 
 
 
 
 
Portas AND e NAND 
A B NAND AND 
0 0 
0 1 
1 0 
1 1 
 
A
B
 Saída
 NAND
14
16
4
10
9
7
5
0
8
11
0
N1
P1
P4
+5V +5V
S
G
D
G
G
S
D
S
D
13
1
15
Saída
AND
P3
D
G
S
+5V
 
Fig. 6 - Circuito elétrico para implementação das portas AND e NAND. 
4 – Portas OR/NOR 
 
 Analogamente ao caso das portas AND e NAND, as portas OR (“OU”) e NOR (não 
“OU”) implementam operações lógicas. A configuração OR ( Y = A + B ) realiza a soma 
de dois níveis lógicos, enquanto a porta NOR ( Y = A + B ) produz na saída o inverso do 
resultado desta operação. 
 
 Implemente o circuito da Fig. 7 e obtenha a tabela verdade para a porta NOR. 
 
N2 S
G
D
P1
0
14
13
1
15 3
12
8
16
2
G
0
P2
Saída
N1
+5V
A
B
G
D
S
G
S
D
S
D
 
Fig. 7 - Circuito elétrico para implementação da porta NOR. 
 
 
A B NOR 
0 0 
0 1 
1 0 
1 1