Lab1-Sistemas Digitais

Prévia do material em texto

ENG04461 – Sistemas Digitais 
DELET – Escola de Engenharia – UFRGS 
Wagner Jose Cunha – 00275778 
Laboratório 1 
 
• Introdução 
Para esse laboratório foi utilizado o software Quartus II para projetar um contador 
habilitável e depois utilizamos o simulador QSim (Altera U.P Simulator) para simular o 
funcionamento do mesmo. 
• Procedimento Experimental 
Conforme orientado pelo roteiro foi montado o circuito proposto na placa FPGA 
Altera Cyclone II. 
 
 Após a montagem do circuito foi simulado o funcionamento do mesmo no 
software QSim para verificarmos o funcionamento da saída dependendo dos sinais de 
entrada do circuito. Para isso foi configurado com os seguintes tempos: 
clk = 50ns 
 En = 60ns 
 rst = 70ns 
S0 = 80ns 
S1 = 90ns 
S2 = 100ns 
set = 110ns 
ENG04461 – Sistemas Digitais 
DELET – Escola de Engenharia – UFRGS 
Wagner Jose Cunha – 00275778 
Laboratório 1 
 
 Que acabou gerando o seguinte gráfico: 
 
 Após a simulação ser rodada obtivemos o seguinte gráfico: 
 
Após a simulação estar completa e analisando os gráficos podemos observar que 
somente S3,S4 e S5 (portas de saída) foram modificadas, as portas clk, set, en e rst 
permaneceram iguais. Conseguimos observar também que as saídas estão diretamente 
relacionadas ao enable e ao reset, pois após o tempo de enable as saídas começam a 
obedecem ao sinal de reset. No tipo de contador habilitável ele só começa a contagem 
após a ativação do enable, ou seja, somente quando ele tiver nível logico alto (1). 
Podemos verificar esse tipo de contador mostrado em aula nesse laboratório e foi visto 
isso funcionando na prática.