RelatórioFinalRachelReuters
53 pág.

RelatórioFinalRachelReuters


DisciplinaArquitetura de Computadores4.033 materiais30.472 seguidores
Pré-visualização6 páginas
subClock4, saida_dec_a(0), '0', saida_dec_a(1), saida_dec_b(0), barramentoA, barramentoB);
 regAC : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(1), '0', saida_dec_a(2), saida_dec_b(1), barramentoA, barramentoB);
 regSP : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(2), '0', saida_dec_a(3), saida_dec_b(2), barramentoA, barramentoB);
 regIR : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(3), '0', saida_dec_a(4), saida_dec_b(3), barramentoA, barramentoB);
 regTIR : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(4), '0', saida_dec_a(5), saida_dec_b(4), barramentoA, barramentoB);
 reg0 : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(5), '0', saida_dec_a(5), saida_dec_b(5), barramentoA, barramentoB);
 reg1 : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(6), '0', saida_dec_a(6), saida_dec_b(6), barramentoA, barramentoB);
 reg_1 : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(7), '0', saida_dec_a(7), saida_dec_b(7), barramentoA, barramentoB);
 regAMASK : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(8), '0', saida_dec_a(8), saida_dec_b(8), barramentoA, barramentoB);
 regSMASK : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(9), '0', saida_dec_a(9), saida_dec_b(9), barramentoA, barramentoB);
 regA : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(10), '0', saida_dec_a(10), saida_dec_b(10), barramentoA, barramentoB);
 regB : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(11), '0', saida_dec_a(11), saida_dec_b(11), barramentoA, barramentoB);
 regC : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(12), '0', saida_dec_a(12), saida_dec_b(12), barramentoA, barramentoB);
 regD : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(13), '0', saida_dec_a(13), saida_dec_b(13), barramentoA, barramentoB);
 regE : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(14), '0', saida_dec_a(14), saida_dec_b(14), barramentoA, barramentoB);
 regF : registrador_16bits port map(barramentoC, subClock4, saida_dec_a(15), '0', saida_dec_a(15), saida_dec_b(15), barramentoA, barramentoB); 
end estrutural;
library ieee;
use ieee.std_logic_1164.all;
entity testeprocessador is
end testeprocessador;
architecture teste of testeprocessador is
 component arq_horizontal
 port (barramentoEndereco : OUT std_logic_vector (15 DOWNTO 0);
		barramentoDeDados : INOUT std_logic_vector (15 DOWNTO 0);
		RD : OUT std_logic ;
		WR : OUT std_logic);
 end component;
 signal sigBarEnd: std_logic_vector (15 DOWNTO 0);
 signal sigBarDados: std_logic_vector (15 DOWNTO 0); 
 signal sigRD,sigWR:std_logic ;
begin
 comp: arq_horizontal
 port map (sigBarEnd,sigBarDados,sigRD,sigWR); 
 process 
 begin
 sigBarDados <= &quot;0100001000101111&quot;,&quot;1010001011010110&quot; after 1 ns, &quot;1001000001000011&quot; after 2 ns,&quot;1000010111110111&quot; after 3 ns;
 wait;
 end process;
end teste;
3. CONCLUSÃO
Foi utilizado o programa ModelSim como ferramenta gratuita para a simulação de um processador cuja microarquitetura é a mais horizontal. Cada componente foi compilado e simulado separadamente, para que, em seguida, fossem utilizados como sub componentes do processador, a partir do modelo estrutural.
Para isso foram consultados os manuais de VHDL e o livro do Tanenbaum, Organização Estruturada de Computadores. Além das transparências da Profª Luiza Mourelle. 
4. REFERÊNCIAS
[1] Tanenbaum, A. S., \u201cOrganização Estruturada de Computadores\u201d, 3a. Edição, Pearson/Prentice Hall.
[2] Ashenden, Peter J., \u201cThe VHDL Cookbook\u201d, 1st Edition, Department of Computer Science, University of Adelaide, South Australia, http://tams-www.informatik.uni-hamburg.de/vhdl/doc/cookbook/VHDL-Cookbook.pdf.
[3] Mentor Graphics, http://www.model.com.