atv-2

Prévia do material em texto

1) Nos computadores atuais, denominamos chipset o conjunto de todos os processadores auxiliares do gerenciamento da comunicação entre os dispositivos conectados à placa. Entendem-se, por dispositivos, todos aqueles que fazem parte do nó computacional: processamento, módulos de memória e unidade de I/O.
O gerenciamento da comunicação envolve as políticas de acesso aos canais de comunicação, de modo a garantir justiça, segurança e eficiência. Em tais chipsets. aparece uma classificação de ponte norte e de ponte sul.
Para esta questão, assinale os dispositivos a seguir com “N”, caso estejam conectados à ponte norte; e, com “S”, caso estejam conectados à ponte sul.
 
(_) PCI Express.
(_) Dispositivos USB.
(_) HD SATA.
(_) Memória principal.
 
Selecione a alternativa que contém a sequência correta.
2) Nos computadores atuais, a memória cache poderá ser subdivida em níveis - por exemplo, em três níveis: L1, L2 e L3. Nessa subdivisão, o nível 1 representa o nível mais alto - ou seja, o nível em que está, dentro da hierarquia de memória, fica abaixo apenas dos registradores. Independentemente do nível, há a necessidade de projetar a sua estruturação e de haver mecanismos para distribuir os blocos a serem armazenados pelas suas linhas. Essa forma de organização dos blocos é denominada mapeamento. Dentro da memória cache, podemos encontrar três tipos de mapeamentos, assim enumerados: (i) memória associativa; (ii) mapeamento direto; (iii) o conjunto associativo.
Assinale a alternativa que contém, respectivamente, o tipo que ocupa a menor área de implementação (densidade relativa à um bit por área); o que tende a ser mais eficiente; e o mais caro e o mais utilizado:
3) A memória cache pode ser estruturada em uma das três formas seguintes: memória associativa, mapeamento direto e conjunto associativo. O mapeamento de memória remete a como os blocos poderão estar distribuídos; e, consequentemente, a como os blocos demandados pelo processador poderão ser localizados na cache. O tipo de mapeamento tem consequências diretas não somente em relação à forma de implementação, mas, também, em relação à sua eficiência.
Para esta questão, analise as afirmativas a seguir, assinalando, com “V”, aquela(s) que você julgar ser verdadeira(s) e, com “F”, a(s) que avaliar ser falsa(s).
 
(_) O conjunto associativo atenua os problemas da cache implementada com mapeamento direto, pois possibilita que dois ou mais blocos de mesma característica estejam armazenados, concomitantemente, na memória cache.
(_) No mapeamento direto, armazenam-se todos os bits que compõem o campo de referência do bloco, pois isso facilita a manipulação do decodificador de linha.
(_) Memórias associativas são, geralmente, empregadas em caches L3, devido à sua alta eficiência, atenuando os acessos ao próximo nível da hierarquia de memória, que é representado pela memória principal.
(_) Memórias associativas tendem a ter menor capacidade de armazenamento, devido à sua complexidade de hardware, que é composto por comparadores paralelos aos circuitos de seleção.
 
Selecione a alternativa que contém a sequência correta.
4) Um computador é composto por vários níveis de memória. Cada nível de memória apresenta as suas particularidades em relação à capacidade de armazenamento, ao tempo de acesso, à complexidade do circuito e ao custo de implementação. Para esta questão, numere os tipos de memória abaixo apresentados, iniciando, com o valor 1, pela memória que estiver mais próxima ao processador dentro de um computador normalmente vendido:
(_) Pendrive USB;
(_) GPR;
(_) SRAM;
(_) DDR4.
Assinale a alternativa que apresente a sequência correta.
5) O mapeamento do tipo conjunto associativo representa uma fusão da memória associativa com o mapeamento direto. Como suas principais vantagens, podemos citar uma maior eficiência em relação ao mapeamento direto e uma complexidade de hardware mais baixa em relação à memória associativa.
Para esta questão, suponha uma memória cache vazia composta por oito linhas do tipo 2-way set associative, que utiliza o mecanismo LRU para a substituição dos blocos. Suponha, ainda, que serão demandados os blocos de acordo com a seguinte ordem: 10; 4; 2; 3; 18; 2; 3; 12; 3; 2; 4; 18.
Marque a alternativa que contém, respectivamente, a quantidade de miss e de hits ocorridos até o fim da sequência de utilização dos blocos,
6) A técnica denominada pipeline consiste em tentar antecipar o início de uma nova instrução antes que a instrução anterior não tenha sido completada.
Porém, poderão acontecer alguns conflitos: por exemplo, uma instrução pode necessitar da transferência de operandos a partir da memória, enquanto outra pode demandar a gravação na memória. Outro exemplo de conflito é a necessidade da carga, a partir da memória, de uma nova instrução a ser executada, embora a memória esteja ocupada, atendendo a uma instrução anterior (leitura ou gravação de operandos). Abaixo, assinale, com “S” (sim), a(s) sugest(ão)ões que você julgue que atenua(m) esses conflitos; e, com “N”, aquela(s) que não interfere(m) nos conflitos:
 
( ) (i) aumentar o tamanho da memória cache;
( ) (ii) dividir a memória cache L1 em duas unidades: uma L1 de instruções e uma L1 de dados;
( ) (iii) mudar a forma de mapeamento da memória cache;
( ) (iv) inserir um buffer entre o processador e a cache, para receber a informação a ser gravada no sistema de memória.
 
Selecione a opção que apresente a sequência assinalada.
7) O sistema de memória de um nó computacional apresenta uma hierarquia que separa os módulos de memória em função de sua localização e de suas funcionalidades. Para cada nível da hierarquia, é possível associar, dentre outras coisas, modelos de mapeamento com tecnologias distintas de fabricação. Como exemplos, podemos empregar memórias SRAM e DRAM em níveis específicos da hierarquia de memória; e projetar memórias com estruturações distintas, para permitir uma maior eficiência de acesso.
Para esta questão, assinale, com “V”, a(s) afirmativa(s) que você julgar verdadeira(s) e, com “F”, a(s) que considerar falsa(s).
(_) Memórias cache são, geralmente, implementadas com SDRAM, pelo fato de serem estáticas.
(_) Memórias derivadas de DRAM apresentam maior densidade de bits por área, porém são mais lentas, devido ao ciclo de refresh.
(_) Memórias, geralmente, são organizadas na forma matricial, para propiciar um hardware menos complexo dos decodificadores de linhas/colunas em relação aos decodificadores das memórias lineares.
(_) Os módulos de memória fazem interface com o processador por meio dos barramentos, que alimentam os registradores GPR do processador diretamente.
Assinale a alternativa que contém a sequência que você avalie ser correta.
8) Barramentos são dispositivos que visam à interconexão dos módulos presentes no nó computacional. Podem estar localizados tanto internamente a um microprocessador e a um microcontrolador quanto em estruturas externas.
Para a utilização do barramento ou pelo processador ou pelos dispositivos de I/O, é necessária uma sincronização de acesso, de forma que, em determinado momento, haja apenas um fluxo de informações ativado. Tal sincronização é denominada arbitragem e pode ser realizada de forma distribuída ou centralizada (por meio do árbitro do barramento).
Preencha as lacunas do texto a seguir.
 
Barramentos baseados em ____ são exemplos de arbitragem ____, em que o tempo para a utilização do canal é determinístico e pode ser definido pela quantidade de nós conectados. Por sua vez, barramentos cuja política de acesso é baseada em ____ são exemplos de arbitragem ____.
 
Selecione a alternativa que contém a sequência correta.
9) A manipulação da memória cache envolve algumas políticas em relação ao seu mapeamento e à substituição de seus blocos. Estas políticas impactam, diretamente, a sua estruturação. Podemos distinguir o mapeamento em três tipos: memória associativa, mapeamento direto e conjunto associativo. Por sua vez, as políticas de substituição de blocos são divididas em LRU, em LFU e emFIFO. Ainda quanto à substituição dos blocos, podemos destacar as políticas de escrita, de write-back e de write-through. Para esta questão, analise o texto a seguir e complete as lacunas apropriadamente.
A estruturação de uma memória cache pode ser dividida nos seguintes campos: ____ (que contém a identificação do bloco) e o próprio conteúdo do bloco. Além desses dois campos básicos, podemos encontrar um campo que informa a última utilização do bloco, quando a política de escrita for do tipo ____; um campo que informa a quantidade de acessos ao bloco, quando for usado o ____ ; e um campo que indica se o bloco foi modificado, quando a política de escrita for do tipo ____.
Assinale a alternativa que contém a ordem correta de preenchimento.
10) Na manipulação da memória cache, poderão ocorrer dois eventos como resposta a uma demanda originada pelo processador: miss e hit. Um miss ocorre quando o item demandado não se encontra na cache, e um “ hit” ocorre quando o item se encontra na cache.
Para esta questão, suponha que uma cache contenha oito linhas; utilize mapeamento do tipo memória associativa; e adote, como mecanismo de substituição de blocos, o LRU ( least recently used - em português, menos recentemente usada). Suponha, ainda, que, inicialmente, a cache esteja vazia; e que os blocos serão demandados de acordo com a seguinte ordem: 10; 4; 2; 3; 6; 2; 3; 8; 3; 5; 8.
Marque a alternativa que contém, respectivamente, a quantidade de miss e de hits ocorridos até o fim da sequência de utilização dos blocos.