prova

Prévia do material em texto

Disciplina: ARQUITETURA DE COMPUTADORES  AV
Aluno: DANIELLE PINTO DE ALMEIDA 202304299692
Professor: GABRIEL RECH BAU
 
Turma: 9003
DGT0281_AV_202304299692 (AG)   30/05/2023 18:24:59 (F) 
Avaliação: 7,00 pts Nota SIA: 9,00 pts
 
00105-TETI-2006: LÓGICA DIGITAL  
 
 1. Ref.: 5277626 Pontos: 1,00  / 1,00
Assinale a alternativa que apresenta a sequência correta da saída (S) da Tabela Verdade para o circuito lógico,
conforme a seguinte entrada de dados:
0 0 1 1
0 1 1 1
 1 1 0 1
1 1 1 1
0 1 0 0
 2. Ref.: 6111787 Pontos: 1,00  / 1,00
Usando as regras da álgebra booleana, selecione a alternativa que apresenta corretamente a simpli�cação da
expressão a seguir:
(A.~B) + (B.(A+C))
 A + (B . C)
A . (B + A) . C
A . B
A . B + C
A + B
 
00248-TETI-2006: COMPONENTES DE HARDWARE  
 
 3. Ref.: 5250379 Pontos: 1,00  / 1,00
Depois de buscarem os dados na memória, os processadores interpretam o que fazer, por exemplo, que a
operação a ser executada é a de somar, e depois executam a operação propriamente dita. Cada operação a
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5277626.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 6111787.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5250379.');
ser executada é identi�cada e de�nida por um conjunto de bits denominado:
 Instrução de Máquina.
Ciclo de Instrução.
Microcódigo.
Dígito binário.
Operador.
 4. Ref.: 6108690 Pontos: 1,00  / 1,00
O tipo de transmissão na qual o periférico é conectado ao dispositivo controlador ou interface de E/S por várias
linhas de transmissão de dados, de modo que a transferência de dados é realizada um bit em cada linha, com todos os
bits alinhados dentro do mesmo intervalo de tempo de transmissão é denominado:
Serial.
Direta.
Pulsar.
Purga.
 Paralela.
 
00394-TETI-2006: PROCESSAMENTO EM PARALELO  
 
 5. Ref.: 5284714 Pontos: 0,00  / 1,00
Com relação a processadores, considere as a�rmativas a seguir.
I. Arquiteturas superescalares podem executar instruções concorrentemente em pipelines diferentes.
II. O superpipeline permite a execução de duas tarefas em um único ciclo de clock do processador.
III. Multiprocessadores simétricos compartilham a utilização da memória principal.
IV. A utilização de uma memória cache L2 compartilhada em processadores multicore é vantajosa em threads que
possuem alta localidade.
 
Assinale a alternativa correta:
Somente as a�rmativas I e II são corretas.
Somente as a�rmativas III e IV são corretas.
Somente as a�rmativas I e IV são corretas.
 Somente as a�rmativas I, II e III são corretas.
 Somente as a�rmativas II, III e IV são corretas.
 
00403-TETI-2009: BASE COMPUTACIONAL  
 
 6. Ref.: 6108654 Pontos: 1,00  / 1,00
A Microsoft é uma das empresas de software mais conhecidas de todo o mundo. Sua projeção global se iniciou com a
fabricação de um Sistema Operacional chamado de:
javascript:alert('C%C3%B3digo da quest%C3%A3o: 6108690.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5284714.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 6108654.');
 DOS.
BIOS.
Unix.
iOS.
macOS.
 7. Ref.: 7624657 Pontos: 1,00  / 1,00
A história dos computadores e da computação é marcada pela constante miniaturização e so�sticação do
hardware. Uma tecnologia que alterou drasticamente os computadores foi o Circuito Integrado. A grande vantagem
dessa tecnologia é:
Redução do barulho na operação do circuito.
Novas funções no circuito.
 Diminuição de tamanho do circuito.
Diminuição do consumo de energia do circuito.
Aumento da ventilação no circuito.
 
00432-TETI-2009: REPRESENTAÇÃO DE DADOS  
 
 8. Ref.: 5004261 Pontos: 1,00  / 1,00
O último símbolo possível de ser representado na base numérica 14 é o:
B
F
E
 D
C
 9. Ref.: 5013262 Pontos: 0,00  / 1,00
Suponha que, para efeitos de aprendizagem em arquitetura de computadores (ignorando vários detalhes de
implementação), você decidiu criar uma representação de conjunto de instruções hipotético muito simples e
limitado para operações aritméticas de inteiros positivos com dois operandos, de um processador de 4 bits,
cuja palavra de dados é de 4 bits.
 
É gasto 1 ciclo de instrução para cada palavra, e a quantidade de ciclos para execução de uma determinada
instrução (operadores e operandos) é igual à quantidade de palavras dessa instrução.
 
O conjunto de instruções está representado a seguir:
javascript:alert('C%C3%B3digo da quest%C3%A3o: 7624657.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5004261.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5013262.');
Qual é o resultado em binário da operação 1101 1001 0100?
 0100
 0010
0001
0101
0011
 
00436-TETI-2006: ARQUITETURA CISC X RISC  
 
 10. Ref.: 5247733 Pontos: 0,00  / 1,00
O espaço existente em um processador é restrito, e o seu uso é de�nido, em muito, pela arquitetura na qual
ele se baseia.
Considerando um processador RISC e um CISC, as suas prioridades de espaço são, respectivamente
(baseadas nas arquiteturas):
Unidade de controle e pipeline.
Pipeline e registradores de uso especí�co.
 Registradores de uso especí�co e registradores de uso geral.
Memória cache e registradores de uso geral.
 Registradores de uso geral e unidade de controle.
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5247733.');