Baixe o app para aproveitar ainda mais
Prévia do material em texto
UNIVERSIDADE FEDERAL DE CAMPINA GRANDE CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA DEPARTAMENTO DE ENGENHARIA ELÉTRICA Circuitos Lógicos Avaliação 02 NOME: ___________________________________________ NOTA:_________ MAT.: ________________________________ DATA: ______/_____/_____ 1- Um estudante de engenharia gostaria de analisar o funcionamento do circuito ilustrado na Figura abaixo, considerando as entradas A, B e C e a saída Y, e responda ao. Considerando que este circuito possui 3 entradas (A, B e C) e 1 saída (Y), ajuda o estudante a responder as seguintes questões: a) Qual a expressão lógica sem simplificações que representa a saída Y? (1,0) b) Qual a tabela verdade que representa o circuito abaixo? (0,5) c) Qual a expressão lógica simplificada que representa a saída Y? (1,0) 2- Um engenheiro está analisando a velocidade de operação do circuito ilustrado abaixo. Após verificar as especificações da tecnologia utilizada na fabricação dos elementos lógicos, ele elaborou uma tabela (apresenta abaixo) com os atrasos de propagação (tpd) e de contaminação (tcd) de cada uma das portas citadas. Faça o que se pede: a) Qual o caminho crítico do circuito ilustrado considerando os atrasos apresentados na tabela? (0,5) b) Qual o tempo de propagação deste circuito? (0,5) c) Qual o tempo de contaminação deste circuito? (0,5) Elemento Lógico tpd tcd AND 120ps 70ps OR 120ps 70ps NAND 100ps 60ps NOR 100ps 60ps INV 70ps 30ps XOR 140ps 100ps XNOR 150ps 110ps 3-Um engenheiro deve implementar um circuito subtrator completo a partir de multiplexadores 4:1. Ele possui apenas 2 multiplexadores 4:1 e alguns inversores. Ajude o engenheiro a realizar os passos abaixo: a) Encontre a tabela verdade que representa o funcionamento de um subtrator completo; (0,5) b) Encontre as expressões para a(s) saída(s) do subtrator em função de Soma de Produtos; (0,5) c) Ilustre o diagrama lógico do subtrator completo utilizando os multiplexadores e inversores disponibilizados para o engenheiro. (1,5) 4- Analisando o código SystemVerilog apresentado abaixo, apresente um diagrama lógico que realize a mesma função lógica do circuito descrito. (1,5) module comb_circ(input logic a, b, c, output logic y1, y2); assign y1 = ~aˆb|c&~(a^b); always_comb begin y2 = ~(a|b|c&a|~a^b); end endmodule 5- Considerando o conceito de Bloco Lógico Universal, utilize um decodificador 3:8 e portas lógicas do tipo OR para implementar o circuito combinacional ilustrado pela Tabela Verdade abaixo. (1,0) OBSERVAÇÕES: 1. Responda todas as questões; 2. A interpretação das questões faz parte da avaliação; 3. É necessária a apresentação dos cálculos e tabelas referentes às questões resolvidas; 4. É necessária a apresentação dos mapas e passos usados nas simplificações; 5. É necessária a apresentação de todos os passos e procedimentos utilizados para obtenção dos resultados das questões; 6. A prova é individual e sem consulta; 7. A prova pode ser feita usando lápis grafite; 8. Não é permitido desgrampear as provas; 9. Coloque o seu nome em todas as folhas; 10. Não é permitido usar outras folhas como rascunho; 11. Não é permitido usar calculadora; 12. Desliguem os celulares.
Compartilhar