Semana 3 - Atividade Avaliativa Circuitos _

Prévia do material em texto

15/04/2024, 04:38 Fazer teste: Semana 3 - Atividade Avaliativa – Circuitos...
https://ava.univesp.br/webapps/assessment/take/launch.jsp?course_assessment_id=_191693_1&course_id=_12869_1&content_id=_1554723_1… 1/6
Fazer teste: Semana 3 - Atividade Avaliativa 
Informações do teste
Descrição
Instruções Olá, estudante!
1. Para responder a esta atividade, selecione a(s) alternativa(s) que você
considerar correta(s);
2. Após selecionar a resposta correta em todas as questões, vá até o fim da
página e pressione “Enviar teste”.
3. A cada tentativa, as perguntas e alternativas são embaralhadas
Pronto! Sua atividade já está registrada no AVA.
Várias
tentativas
Este teste permite 3 tentativas. Esta é a tentativa número 1.
Forçar
conclusão
Este teste pode ser salvo e retomado posteriormente.
Suas respostas foram salvas automaticamente.
Considera-se que uma expressão encontra-se na forma SoP
(abreviatura para Sum of Products, ou “soma de produtos”)
quando ela é constituída pelo somatório de produtos de literais
e/ou de seus complementos. Quando todos os seus termos
abrangem a totalidade das variáveis do domínio da expressão, é
dito que a expressão SoP encontra-se sob uma determinada
forma.
Assinale a alternativa que corresponde à descrição correta da
forma em questão.
a. Canônica.
b. Fractal.
c. Cônica.
d. Isométrica.
e. Equilátera.
PERGUNTA 1 1,42 pontos   Salva
 Estado de Conclusão da Pergunta:
Clique em Salvar e Enviar para salvar e enviar. Clique em Salvar todas as respostas para salvar todas as res
15/04/2024, 04:38 Fazer teste: Semana 3 - Atividade Avaliativa – Circuitos...
https://ava.univesp.br/webapps/assessment/take/launch.jsp?course_assessment_id=_191693_1&course_id=_12869_1&content_id=_1554723_1… 2/6
Existe uma abordagem que se notabiliza por estabelecer uma
forma sistemática para a obtenção de expressões SoP
simplificadas. Tal expediente apresenta informação análoga à da
tabela-verdade, contudo ele o faz mediante um arranjo
geométrico mais pertinente para simplificações.
Assinale a alternativa que corresponde à descrição correta da
abordagem em questão.
a. Controle de malha fechada.
b. Mapa de Karnaugh.
c. Teorema de Thévenin.
d. Relações de Maxwell.
e. Enlace de dados.
PERGUNTA 2 1,42 pontos   Salva
Cada uma das entradas de uma porta NOR de 2 entradas recebe um
pulso. Na primeira entrada, um pulso vai para nível ALTO em t = 0 e
retorna para nível BAIXO em t = 1 ms. Na segunda entrada, o pulso vai
para nível ALTO em t = 0,8 ms e retorna para nível BAIXO em t = 3 ms.
Assumindo tempo de propagação nulo, o pulso de saída ao longo do
tempo, inicialmente ALTO em t < 0:
a. vai para nível ALTO em t = 0,8 ms e retorna para nível BAIXO
em t = 1 ms. 
b. vai para nível BAIXO em t = 0 e retorna para nível ALTO em t = 3
ms.
PERGUNTA 3 1,42 pontos   Salva
Clique em Salvar e Enviar para salvar e enviar. Clique em Salvar todas as respostas para salvar todas as res
15/04/2024, 04:38 Fazer teste: Semana 3 - Atividade Avaliativa – Circuitos...
https://ava.univesp.br/webapps/assessment/take/launch.jsp?course_assessment_id=_191693_1&course_id=_12869_1&content_id=_1554723_1… 3/6
c. vai para nível BAIXO em t = 0 e permanece em nível BAIXO
durante todo o período. 
d. vai para nível BAIXO em t = 0,8 ms e retorna para nível ALTO
em t = 1 ms. 
e. vai para nível BAIXO em t = 0,8 ms e retorna para nível ALTO
em t = 3 ms. 
Observe o mapa de Karnaugh a seguir: 
Mapa de Karnaugh
de 4 entradas: ABCD
CD
\A
B
00 01 11 10
00 1 x 0 1
01 0 x 0 0
11 x 1 1 x
00 1 x 0 x
A expressão de custo mínima obtida a partir do mapa de Karnaugh é: 
a. AD + CD + BD
b. C + BCD
c. BD + BCD
PERGUNTA 4 1,43 pontos   Salvar resposta
Clique em Salvar e Enviar para salvar e enviar. Clique em Salvar todas as respostas para salvar todas as res
15/04/2024, 04:38 Fazer teste: Semana 3 - Atividade Avaliativa – Circuitos...
https://ava.univesp.br/webapps/assessment/take/launch.jsp?course_assessment_id=_191693_1&course_id=_12869_1&content_id=_1554723_1… 4/6
d. BD + CD
e. BD + CD + AB
Na prática, determinados decodificadores não utilizam todas as
2n possibilidades de códigos de entrada, mas se restringem a
operar apenas com uma quantidade mais diminuta deles. É o
caso, por exemplo, do decodificador BCD para decimal, sistema
que apresenta um código de entrada de 4 bits e 10 linhas de
saída correspondentes aos 10 grupos do código BCD (que se
estendem de 0000 a 1001). No projeto de boa parte desses tipos
de decodificadores mais restritos, quando qualquer um dos
códigos não usados é inserido na entrada, ocorre determinada
consequência.
Assinale a alternativa que corresponde à descrição correta da
consequência em questão.
a. Ocorre o reset do sistema.
b. Todas as saídas entram em curto.
c. A saída entrega valores repetidos.
d. Nenhuma das saídas é ativada.
e. A fonte de alimentação queima.
PERGUNTA 5 1,43 pontos   Salva
O domínio do uso de objetos de dados é um aspecto crucial em
termos de linguagem de descrição de hardware VHDL. A ideia
subjacente é a de que, a determinado objeto de dados, são
atribuíveis valores — e estes é que são, efetivamente, os
dados. 
Avalie as afirmativas a seguir e a relação proposta entre elas.
I. Sinais, variáveis e constantes são legítimos exemplos de
objetos de dados na linguagem VHDL,
PORQUE
PERGUNTA 6 1,44 pontos   Salva
Clique em Salvar e Enviar para salvar e enviar. Clique em Salvar todas as respostas para salvar todas as res
15/04/2024, 04:38 Fazer teste: Semana 3 - Atividade Avaliativa – Circuitos...
https://ava.univesp.br/webapps/assessment/take/launch.jsp?course_assessment_id=_191693_1&course_id=_12869_1&content_id=_1554723_1… 5/6
PORQUE 
II. variáveis em VHDL são instâncias análogas a constantes em
linguagem de programação.
Avaliando-se as afirmativas, conclui-se que:
a. as duas afirmativas são verdadeiras, e a segunda não justifica a
primeira.
b. as duas afirmativas são falsas.
c. a primeira afirmativa é falsa, e a segunda é verdadeira.
d. as duas afirmativas são verdadeiras, e a segunda justifica a
primeira.
e. a primeira afirmativa é verdadeira, e a segunda é falsa.
É de certa forma trivial declarar nomes para as entradas e as
saídas de um dado circuito lógico simples, mediante a
designação deles como bits ou “dígitos binários únicos”.
Contudo, para que se possa representar uma entrada, uma
saída ou mesmo um sinal composto de diversos bits, o HDL
requer que se defina o tipo do sinal e também o intervalo de
valores considerados aceitáveis.
Avalie as afirmativas a seguir e a relação proposta entre elas.
I. Matriz de bits e vetor de bits são conceitos alheios à descrição
de ports com bits numerados por uma ordem crescente ou
decrescente,
PORQUE 
II. cada posição do bit é descrita com base em um único
número-índice referente a cada elemento individual do port.
Avaliando-se as afirmativas, conclui-se que:
a. a primeira afirmativa é falsa, e a segunda é verdadeira.
b. as duas afirmativas são verdadeiras, e a segunda justifica a
primeira.
c. a primeira afirmativa é verdadeira, e a segunda é falsa.
d. as duas afirmativas são falsas.
e. as duas afirmativas são verdadeiras, e a segunda não justifica a
PERGUNTA 7 1,44 pontos   Salva
Clique em Salvar e Enviar para salvar e enviar. Clique em Salvar todas as respostas para salvar todas as res
15/04/2024, 04:38 Fazer teste: Semana 3 - Atividade Avaliativa – Circuitos...
https://ava.univesp.br/webapps/assessment/take/launch.jsp?course_assessment_id=_191693_1&course_id=_12869_1&content_id=_1554723_1… 6/6
primeira.
Clique em Salvar e Enviar para salvar e enviar. Clique em Salvar todas as respostas para salvar todas as res