ARQUITETURA DE COMPUTADORES E MICROPROCESSADORES_ ATIVIDADE4

Prévia do material em texto

17/03/2021 GRA0578 ARQUITETURA DE COMPUTADORES E MICROPROCESSADORES GR0113211 - 202110.ead-29779056.06
https://fmu.blackboard.com/webapps/late-course_content_soap-BBLEARN/Controller?ACTION=OPEN_TEST_PLAYER&COURSE_ID=_671996_1&P… 1/6
Pergunta 1
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
Sistemas dotados de vários processadores podem ser classificados em multiprocessadores e em
multicomputadores. Os multiprocessadores são aqueles que dispõem de memória compartilhada com
várias CPUs. Por sua vez, os multicomputadores apresentam recursos de memória e de I/O vinculados
a apenas uma CPU interligada a uma rede de comunicação. 
Falando, especificamente, de multiprocessadores, podemos subdivi-los em SMP ( Symmetric
Multiprocessing – em português, multiprocessadores simétricos) e em NUMA ( Non-Uniform Memory
Access – em português, acesso à memória não uniforme). 
Para esta questão, associe as características seguinte com “S” (SMP) ou com “N” (NUMA). 
(_) O tempo de acesso à memória não é uniforme, pelo fato de a memória ser distribuída. 
(_) O tempo de acesso à memória é o mesmo em relação a todos os processadores. 
(_) Cada processador apresenta um canal dedicado à sua memória local e uma interface com um
barramento, para interconectar-se aos demais processadores. 
(_) Existe uma limitação do número de processadores, devido à degradação do sistema ocasionada
pelo tráfego no barramento. 
 
Agora, assinale a alternativa que contém a sequência que você julgue ser a correta.
N; S; N; S.
N; S; N; S.
Resposta correta: você observou que, em uma máquina SMP, existe apenas um
módulo de memória, que é compartilhado com todos os processadores. Essa
característica faz com que o tempo de acesso seja uniforme. Porém, o sistema pode
degradar-se se houver excesso de troca de informações pela rede. Esse problema é
atenuado pelas máquinas NUMA, que apresentam memórias distribuídas – atreladas a
cada processador. No entanto, essa topologia faz com que o tempo de acesso não
seja uniforme.
Pergunta 2
Resposta Selecionada: 
Segundo a taxonomia de Flynn, um sistema computacional pode ser classificado de acordo
com os fluxos de instruções e de dados. Dentro dessa classificação, encontramos os seguintes
itens: SISD, SIMD, MISD e MIMD. Especificamente sobre as máquinas SIMD (Single
Instruction, Multiple Data – em português, única instrução, múltiplos dados), podemos
mencionar que sua aplicação é mais voltada para códigos que manipulam, por exemplo,
matrizes ou vetores, cujas células são manipuladas paralelamente (processamento não
sequencial).
Reflita sobre os itens a seguir e assinale aquele(s) que apresenta(m) um melhor resultado
quando forem aplicados a uma estrutura SIMD. 
(_) I - Sistemas meteorológicos.
(_) II - Instruções MMX, que poderão ser executadas nas GPUs (Graphic Processing Unit).
(_) III - Sistemas comerciais baseados em cliente-servidor.
(_) IV - Sistemas de geoprocessamento. 
Assinale a alternativa que apresente a sequência correta:
Somente II, III e IV. 
1 em 1 pontos
0 em 1 pontos
17/03/2021 GRA0578 ARQUITETURA DE COMPUTADORES E MICROPROCESSADORES GR0113211 - 202110.ead-29779056.06
https://fmu.blackboard.com/webapps/late-course_content_soap-BBLEARN/Controller?ACTION=OPEN_TEST_PLAYER&COURSE_ID=_671996_1&P… 2/6
Resposta Correta: 
Comentário
da resposta:
Somente I, II e IV. 
Resposta incorreta: sugerimos a releitura do e-book e uma reflexão acerca da
manipulação de vetores e de matrizes em um ambiente sequencial (por meio
de laços de repetição) e em um ambiente SIMD (paralelo). Pense, também,
em quais tipos de aplicações apresentadas o processamento é baseado na
manipulação de vetores e de matrizes.
Pergunta 3
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
Nós de processamento dotados de vários processadores podem ser classificados segundo o seu grau
de acoplamento. Nos sistemas fortemente acoplados, também chamados de multiprocessadores, os
processadores compartilham os módulos de memória por meio de dispositivos de comunicação. Por
sua vez, nos fracamente acoplados (também denominados multicomputadores), os processadores
gerenciam as suas próprias memórias. 
Para esta questão, analise as configurações a seguir e as classifique com “P” (multiprocessadores) ou
com “C” (multicomputadores). 
 
(_) Os vários processadores acessam um único módulo de memória por meio de um canal de
comunicação. 
(_) O sistema é formado por clusters. Cada cluster apresenta um gateway, que é ligado a uma via de
comunicação. 
(_) O nó computacional é formado por vários processadores por e vários módulos de memória. Os
módulos de memória são ligados aos módulos processadores por um canal multiplexado. 
(_) Cada processador acessa um módulo de memória por meio de um canal dedicado. Todos os
processadores estão interligados por uma via de comunicação. 
 
Agora, assinale a alternativa correta que contém a sequência correta.
P; C; P; C.
P; C; P; C.
Resposta correta: você analisou os cenários corretamente e identificou os ambientes
nos quais a memória é compartilhada (formada ou por um único ou por vários módulos
de memória). Esses ambientes são considerados multiprocessadores. Por outro lado,
quando há memórias ligadas, diretamente, aos processadores ou por meio de canais
dedicados ou por meio de configurações declusters, temos, então, um
multicomputador.
Pergunta 4
O processador MIPS é um exemplo de arquitetura RISC. Sendo assim, podemos relacioná-lo a
algumas características dos processadores RISC: poucos formatos de instruções; máquina de três
operandos; e transferência de informações entre a memória e o banco de registradores por intermédio
apenas das instruções load e store. Tais particularidades podem ser identificadas quando analisamos o
seu datapath. 
Esta questão é baseada no datapath do processador MIPS. Analise as afirmativas a seguir,
classificando-as com “V” (verdadeiras) ou com “F” (falsas). 
(_) Os opcodes das instruções são representados pelos bits de 26 a 31. 
(_) Nas instruções do tipo “add reg3, reg2, reg1”, o registrador destino é mapeado pelos bits [15:11]; e
as fontes, pelos bits [25:21] e [20:16]. 
(_) Os valores produzidos pela ALU podem ser diretamente gravados na memória de dados. 
1 em 1 pontos
0 em 1 pontos
17/03/2021 GRA0578 ARQUITETURA DE COMPUTADORES E MICROPROCESSADORES GR0113211 - 202110.ead-29779056.06
https://fmu.blackboard.com/webapps/late-course_content_soap-BBLEARN/Controller?ACTION=OPEN_TEST_PLAYER&COURSE_ID=_671996_1&P… 3/6
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
(_) O MIPS também usa a abordagem da arquitetura de Harvard em seu sistema de memória. 
 
Agora, selecione a alternativa correta.
V; V; F; V.
V; V; F; V.
Resposta incorreta: sugerimos a releitura do e-book. Foque, mais especificamente, o
conteúdo relacionado ao datapath do MIPS. Procure seguir o fluxo das informações,
imaginando operações – por exemplo, as aritméticas. Lembre-se de que o opcodedas
instruções é direcionado à unidade de controle, para que sejam gerados sinais de
controle. Lembrem-se, também, de que as instruções de ULA são do tipo registrador-
registrador, cujo acesso à memória é realizado pelas das operações loade store.
Pergunta 5
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
Pipeline é uma técnica que visa ao aumento da performance computacional, baseando-se na
antecipação do início de uma próxima instrução. Porém, mecanismos deverão ser implementados para
atenuar os possíveis hazards (riscos) de dados, estruturais e de controle. Um hazard de dados ocorre
quando há a falta ou a sobreposição de informações manipuladas por instruções distintas. Por sua vez,
os hazards estruturais estão relacionados à falta de unidade funcional para processar uma instrução.
Por fim, o hazard de controle está ligado às decisões de fluxo nos comandos condicionais. 
Para esta questão, analise as afirmativas a seguir. 
I – Nos processadores RISC, os hazards de dados são atenuados pela utilizaçãode janelas de
registradores. 
II – Nos processadores RISC, os hazards estruturais são atenuados pela utilização do modelo de
Harvard de memória. 
III – Nos processadores RISC, os modos de endereçamento não têm impacto sobre o pipeline, mas,
sim, sobre o datapath do processador. 
IV – Nos processadores RISC, a melhor performance do pipeline se deve às suas micro-operações. 
Qual alternativa traz as afirmações corretas?
Apenas as afirmativas III e IV estão corretas.
Apenas as afirmativas I e II estão corretas.
Resposta incorreta: sugerimos a releitura do e-book. Analise melhor o funcionamento
das janelas de registradores e como as informações podem ser mantidas nos
registradores de forma mais oportuna. Reflita, também, sobre os impactos da
estruturação da memória segundo o padrão Havard. Em relação aos modos de
endereçamento, qual é o impacto de se ter a possibilidade de acesso ao sistema de
memória ou por diversos tipos de instruções ou por acessos em vários ciclos?
Pergunta 6
Uma das características marcantes dos processadores RISC é a utilização de janelas de
registradores. Em tal abordagem, os registradores são agrupados de forma que cada janela
seja alocada para uma função do código. Assim, tem-se os registradores ditos temporários,
que visam a estabelecer a interface entre a evocação e o retorno das funções. Dessa forma,
pode-se evitar a reutilização indevida dos registradores e, portanto, a sobrescrita de valores
de forma prematura.Para esta questão, preencha, apropriadamente, as lacunas do texto a
seguir.
A utilização das janelas de registradores consiste em uma otimização cuja abordagem se
baseia em ____. Na abordagem por ____, os registradores são utilizados de acordo com uma
análise do código. Na abordagem por ____, os conjuntos de registradores atuam como um
0 em 1 pontos
1 em 1 pontos
17/03/2021 GRA0578 ARQUITETURA DE COMPUTADORES E MICROPROCESSADORES GR0113211 - 202110.ead-29779056.06
https://fmu.blackboard.com/webapps/late-course_content_soap-BBLEARN/Controller?ACTION=OPEN_TEST_PLAYER&COURSE_ID=_671996_1&P… 4/6
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
buffer ____, caso em que são necessários registradores de índices para as regiões da janela
salva e da janela atual.
Agora, assinale a alternativa que contém a ordem correta de preenchimento.
Hardware; software; hardware; circular.
Hardware; software; hardware; circular.
Resposta correta: a sua resposta está correta. Realmente, na abordagem via
hardware, os grupos de registradores atuam como um buffer circular no
mecanismo de janelas de registradores. Por sua vez, na abordagem via
software, uma análise do código é realizada pelo compilador, a fim de
otimizar o uso dos grupos de registradores.
Pergunta 7
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
A família TMS320C67X engloba processadores do tipo DSP (Digital Signal Processors – em português,
processadores de sinais digitais). Os DSPs são processadores otimizados para executar códigos
voltados ao processamento de sinais digitais. Mais especificamente em relação ao TMS320C67X,
podemos mencionar que são constituídos por dois datapaths, que integram os seguintes submódulos:
“.L”, “.S”, “.M” e “.D” – tendo otimizações para funções específicas. 
Para esta questão, associe as funcionalidades aos módulos citados (marcando-os com “L”, com “S”,
com “M” ou com “D”): 
 
(_) otimizado para operações do tipo multiplicação; 
(_) responsável pelas transferências de dados entre a memória e o banco de registradores; 
(_) otimizado para executar desvios condicionais; 
(_) otimizado para operações aritméticas, de comparação, lógicas e de deslocamento. 
Agora, selecione a alternativa que contém a sequência correta.
M; D; S; L.
M; D; S; L.
Resposta correta: realmente, o módulo “M” é otimizado para multiplicações. O módulo
“D” realiza o interfaceamento entre o banco de registradores e o módulo “DMA, EMIF”.
A unidade “S” visa, dentre outras funcionalidades, aos desvios condicionais. Por fim,
“L” desempenha as operações básicas (aritméticas, comparação, lógicas e
deslocamento).
Pergunta 8
Processadores DSP ( Digital Signal Processors – em português, processadores de sinais digitais) são
construídos para aplicações que necessitem realizar o processamento de sinais digitais – controle
industrial, instrumentação biomédica, controles aviônicos e processamento de áudio e de vídeo. Sendo
assim, a sua estrutura é otimizada para tal finalidade. Dentre as otimizações existentes, podemos
destacar a presença de dois datapaths para processamento paralelo. 
Para esta questão, classifique, com “V”, a(s) afirmativa(s) que você julgar verdadeira(s) e, com “F”, a(s)
que considerar falsa(s): 
1 em 1 pontos
0 em 1 pontos
17/03/2021 GRA0578 ARQUITETURA DE COMPUTADORES E MICROPROCESSADORES GR0113211 - 202110.ead-29779056.06
https://fmu.blackboard.com/webapps/late-course_content_soap-BBLEARN/Controller?ACTION=OPEN_TEST_PLAYER&COURSE_ID=_671996_1&P… 5/6
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
 
(_) O DSP trabalha com o chamado fetch packet – um agrupamento de oito instruções passíveis de
serem paralelizadas. 
(_) A memória cache do DSP segue, assim como os processadores RISC, a arquitetura de Harvard. 
(_) Cada datapath apresenta o seu próprio banco de registradores para aumentar a eficiência
dopipeline. 
(_) O pipeline é inerente apenas às fases busca das instruções ( program fetch), despacho das
instruções ( instruction dispatch) e decodificação da instrução ( instruction decode). 
 
Agora, selecione a alternativa que contém a sequência correta.
V; V; F; F.
V; V; V; F.
Resposta incorreta: sugerimos a releitura do e-book, analisando, dentre outras coisas,
o datapath apresentado. Reflita sobre a presença dos dois bancos de registradores e
sobre a quantidade de unidades funcionais de processamento em relação às
instruções presentes no fetch packet (pacote de busca).
Pergunta 9
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
Quando são realizadas a caracterização e certas reflexões sobre processadores CISC, sempre vêm à
tona as suas instruções, que têm menor complexidade em relação às dos processadores RISC.
Consequentemente, o seu hardware é, igualmente, menos complexo. A baixa complexidade das
instruções faz com que possam ser executadas em apenas um ciclo de instrução, municiando
opipeline com mais eficiência. 
Para esta questão, analise as afirmativas a seguir e as avalie como verdadeiras (“V”) ou como falsas
(“F”). 
 
I – Ter um hardware menos complexo significa fazer um menor percurso para a propagação dos sinais
internos. Consequentemente, há um tempo de propagação menor, o que proporciona a possibilidade
de trabalhar com frequências de clock maiores. 
II – Com todas as instruções sendo executadas em apenas um ciclo de máquina, o controle do pipeline
se torna mais simples, possibilitando uma maior eficiência. 
III – Um hardware menos complexo significa uma alta limitação do processamento das instruções,
fazendo com que máquinas RISC executem um número muito maior de instruções em comparação
com as máquinas CISC. Esse fato faz com que as máquinas RISC sejam sempre menos eficientes em
relação às CISC. 
IV – Com um hardware menos complexo, pode-se criar projetos que apresentem uma menor
dissipação de potência, o que proporciona um menor consumo energético. (V) 
 
Agora, assinale a alternativa que você julgue ser a correta.
Apenas as afirmativas I, II e IV são verdadeiras.
Apenas as afirmativas I, II e IV são verdadeiras.
Resposta correta: circuitos menos complexos têm, como consequência, uma menor
dissipação de potência; um trajeto menor para a propagação dos sinais; e,
consequentemente, um tempo menor de propagação. Como a frequência de operação
é inversa ao tempo, podem-se aplicar frequências maiores para a sincronização do
processador. Quanto à eficiência computacional, não é possível tirar conclusões
comparativas com um processador CISC sem conhecer os pormenores de seu
processamento.1 em 1 pontos
17/03/2021 GRA0578 ARQUITETURA DE COMPUTADORES E MICROPROCESSADORES GR0113211 - 202110.ead-29779056.06
https://fmu.blackboard.com/webapps/late-course_content_soap-BBLEARN/Controller?ACTION=OPEN_TEST_PLAYER&COURSE_ID=_671996_1&P… 6/6
Pergunta 10
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
O ARM é um processador derivado do padrão RISC. Sendo assim, apresenta, como uma de suas
características básicas, a pequena quantidade de formatos de instruções. Em relação a esses
formatos, podemos mencionar que o ARM manipula três níveis de instruções: ARM, thumb e thumb-2.
Especificamente no nível ARM, podemos encontrar sete formatos. 
Para esta questão, analise os sete formatos e marque as afirmativas a seguir com “V” (verdadeiras) ou
com “F” (falsas): 
 
(_) o ARM manipula cinco classes de instruções e três modos de endereçamento; 
(_) o ARM é um processador de dois operandos; 
(_) instruções do tipo load-store têm um opcode formado por 4 bits. 
(_) O ARM é capaz de distinguir entre a manipulação de uma palavra e a de um byte. 
 
Agora, selecione a alternativa correta.
V; F; F; V.
V; F; F; V.
Resposta correta: de imediato, pode-se descartar a alternativa de dois operandos:
como o ARM é derivado do RISC, manipula três operandos. Por meio dos formatos,
podemos notar a presença de cinco classes de instruções (de “000” a “101”). Tais bits
serão manipulados, pela unidade de controle, para gerar os sinais de ativação dos
submódulos internos. As instruções load e store (classes 2 e 3) não necessitam
deopcode, visto que são diferenciadas pelo valor de “L” ( bit 20). Ainda nas classes 2 e
3, podemos observar a presença do campo “B” ( bit 22) para diferenciar a forma de
manipulação (palavra ou byte).
1 em 1 pontos