Lista - CD

Prévia do material em texto

Primeira Unidade: Lista de exercícios avaliativa
DCA0202 - CIRCUITOS DIGITAIS
2023.2
Instruções para resolução:
� Procure responder corretamente todas as questões da lista.
� Suas respostas serão validadas de forma oral por amostragem - geralmente de 2 à 3 defesas orais.
� Se não conseguir responder alguma questão, procure esclarecer as dúvidas em tempo em sala de aula com o professor, pelo SIGAA,
com um colega, ou por e-mail. Se necessário, é possível marcar um horário para tirar dúvidas na sala do professor.
� Não serão aceitas respostas "mágicas", ou seja, quando a resposta está na lista entregue mas você não sabe explicar todos ou algum
dos passos necessários para chegar à ela. Sua nota nesse caso será 0 (zero).
� Procure entregar a resolução da lista de forma organizada. Isso pode favorecer a sua avaliação.
� A resolução da lista deverá ser entregue em formato PDF em apenas 1 (um) arquivo.
� Procure preparar sua defesa oral para cada questão. Explicações diretas e sem rodeios favoreceram a sua avaliação.
� Você pode marcar sua defesa como o professor a qualquer momento antes do prazo �nal de envio;
� A lista resolvida deverá ser entregue ANTES da defesa.
� Após o prazo �nal de envio, as defesas só podem ocorrer em horários de�nidos em um link a ser publicado em notícia na turma
virtual.
� Os horários disponíveis no link são atualizados a medida que os agendamentos estão sendo con�rmados. Marquem apenas um
horário.
� Havendo horários disponíveis, é possível a alteração dos horários, desde que seja feita antes do horário marcado para a realização da
defesa.
� A defesa oral leva apenas de 10 a 15 minutos. Não será tolerado que o aluno entre atrasado para a sua defesa.
1. * Assuma que 0V é codi�cado como 00, 1V como 01, 2V como 10 e 3V como 11.Você recebe uma
codi�cação digital de um sinal de áudio como segue: 1111101001010000. Recrie o sinal plotando-o em
função do tempo. Assuma que a tensão correspondente a cada codi�cação deve permanecer na saída por
1 milissegundo.
2. * Uma fábrica de câmeras de segurança deseja adicionar a característica de reconhecimento facial em suas
câmeras. A câmera grava vídeo a 30 quadros por segundo. Para cada quadro, a câmera deve executar o
algoritmo de reconhecimento facial. A aplicação implementada em um microprocessador requer 50 ms. A
mesma aplicação quando implementada em um circuito digital dedicado requer 1 ms. Calcule o máximo
número de quadros que cada um dos sistemas é capaz de suportar e indique qual implementação é su�ciente
para os 30 quadros por segundo.
3. * Descreva o comportamento do transistor CMOS, indicando claramente quando o circuito de transistores
da Figura 1 conduz.
Figure 1: Circuito de transistores.
4. * Converta cada uma das seguintes equações diretamente para circuitos em nível de porta lógicas.
a. F = ab+ bc
b. F = ab+ bc+ cd+ de
c. F = ((ab) + c) + (d+ ef)
1
5. ** Um DJ ("disc jockey" é alguém que toca música em uma festa) gostaria de um sistema que controle
automaticamente uma luz pulsante (strobo) e um globo espelhado em uma pista de dança dependendo
se há música tocando e se há alguém dançando. Assuma que um sensor sonoro com saída S = 1 indica
que há música tocando e um sensor de presença com saída M = 1 indica que há pessoas dançando. A
lâmpada pulsante tem entrada L que quando 1 entra em funcionamento. O globo espelhado tem entrada
B e gira quando B = 1. O DJ quer que o globo gire apenas quando a música está tocando e não há pessoas
dançando, enquanto que o strobo deve funcionar quando há música e pessoas dançando. Crie equações
que descrevam o comportamento desejado para B e L e então as converta para um circuito usando portas
AND, OR e NOT.
6. ** Use manipulação algébrica para converter a seguinte equação na forma de soma-dos-produtos: F =
ab(c+ d) + a(b+ c) + a(b+ d)c.
7. ** Use a Lei de De Morgan para encontrar a inversa da seguinte equação: F = abd+ acd. Reduza para a
forma de soma-dos-produtos.
8. ** Represente o circuito da Figura 2 através de uma equação booleana. Crie a tabela verdade do circuito.
Figure 2: Circuito digital
9. ** Determine se os dois circuitos da Figura 3 são equivalentes usando: (a) manipulação algébrica e (b)
tabela verdade.
Figure 3: Circuitos digitais.
10. *** Cada uma das 3 salas de um museu está equipada com um sensor de presença (m0,m1,m2) com saída
1 quando é detectado a presença de alguém. Durante a noite, a única pessoa no museu é o vigilante que
caminha de sala em sala para patrulhar. Crie um circuito que soe um alarme (saída F = 1) sempre que
mais de um sensor de presença for ativado ao mesmo tempo, signi�cando que há intrusos em uma ou mais
salas diferentes de onde está o vigilante. Repita para o caso de um museu com 10 salas (Dica: Use a
inversa da função de alarme).
11. *** Use portas XOR ou XNOR de duas entradas para criar um circuito que detecte sempre que houver
um número par de variáveis de entrada a, b, c, d com nível lógico 1.
12. *** Projete um decodi�cador 3x8 com ENABLE usando portas AND, OR e NOT.
13. *** Projete um multiplexador 4x1 de 4 bits usando 4 multiplexadores de 1 bit.
14. *** Trace o comportamento de um latch SR na seguinte situação: Q, S e R estão em nível 0 for um longo
período, então S muda para 1 e permanece em 1 por um longo período, em seguida S muda de volta para
0. Usando um diagrama de tempo, mostre os valores que aparecem nos terminais S, R, t e Q. Assuma
que portas lógicas tem um atraso muito pequeno.
15. *** Crie um circuito com três latches D conectados em série (a saída de um conectada a entrada do outro).
Use um diagrama de tempo para mostrar como o clock com longa duração em nível lógico 1 pode fazer
com que o valor de entrada do primeiro latch D se propague por mais de um latch em um mesmo ciclo de
clock. Repita comparando com �ip-�ops D com disparo por borda.
2
16. *** Considere três registradores de 4 bits conectados como na Figura 4. Assuma que os valores iniciais
nos registradores são desconhecidos. Trace o comportamento dos registradores completando o digrama de
tempo da Figura 5.
Figure 4: Circuito de registradores.
Figure 5: Diagrama de tempo.
17. *** Desenhe um diagrama de estado para a máquina de estado com uma entrada gent e três saídas x, y e
z. As saídas xyz geram uma sequência conhecida como código Gray quando apenas uma das três saídas
troca de 0 para 1 ou de 1 para 0. A sequência do código Gray que a máquina de estado deve reproduzir é
000, 010, 011, 001, 101, 111, 110, 100, e repete. A saída deve mudar apenas na borda de subida do clock
quando gent = 1. Assuma o estado inicial 000.
18. *** Desenhe um diagrama de tempo para a máquina de estado da Figura 6 com início no estado Wait.
Escolha os valores de entrada para que máquina alcance o estado EN e volte para o estado Wait.
Figure 6: Máquina de estados �nitos.
19. *** Usando o processo para projeto de um controlador, converta a Máquina de Estados (FSM) da Figura
7 em um controlador, usando registradores de estado e portas lógicas.
Figure 7: Máquina de estado.
3
20. *** Crie uma Máquina de Estados (FSM) que possui uma entrada X e uma saída Y. Em qualquer mudança
de 0 para 1 em X, Y deve se tornar 1 por cinco ciclos de clock, mesmo se X permanece em 1. Usando o
processo para projeto de controladores, converta a FSM em um controlador. Não é necessário implementar
a lógica combinacional.
21. *** Um circuito foi pobremente desenvolvido na primeira tentativa de projeto de um circuito temporizador
que deve garantir que um laser �que ativado por três ciclos de clock após um cirurgião pressionar um botão.
Use engenharia reserva para capturar o comportamento desse circuito em uma Máquina de Estados (FSM).
Explique porque o comportamento desse circuitos, como descrito na FSM, é indesejável.
Figure 8: Primeira tentativa de implementação do circuito temporizador.
22. Projete um sistema com uma entrada I de 8 bits que pode ser armazenado nos registradores de 8 bits A,
B e C quando as entradas La, Lb e/ou Lc são 1, respectivamente. Então seas entradas La e Lb são 1,
então os registradores A e B serão carregados com a entrada I, mas o registrador C se manterá com sua
valor corrente. Por outro lado, se a entrada R = 1, então os valores nos registradores devem se alternar
tal que, A = B, B = C e C = A. A entrada R tem prioridade sobre as entradas L. O sistema tem uma
entrada de clock também.
23. Assumindo que portas AND tem atraso de 2 ns, portas OR tem atraso de 1 ns e portas XOR tem atraso
de 3 ns, compute o máximo tempo requerido para realizar a soma de dois números de 8 bits usando um
somador com propagação do carry.
24. Projete um comparador de magnitude de 4 bits com propagação de carry que tem duas saídas: maior
ou igual que (≥) gte, e menor ou igual que (≤) lte. Certi�que-se de mostrar as equações usadas no
desenvolvimento dos comparadores de 1 bit que serão conectados para formar o de 4 bits.
25. Use comparadores de magnitude e lógica combinacional para projetar um circuito que mostra saída 1
quando uma entrada a de 8 bits apresenta valor entre 75 e 100.
26. Projete um circuito que compute F = (A ∗ B ∗ C) + 3 ∗D + 12. A, B, C e D são entradas de 16 bits, e
F é uma saída de 16 bits. Use multiplicadores e somadores de 16 bits no projeto. Ignore os problemas de
over�ow.
27. Crie um componente ABS com uma entrada A de 8 bits que é um número binário com sinal (positivo
ou negativo) e uma saída Q de 8 bits não sinalizada, que representa o valor absoluto de A. Então se a
entrada é 00001111 (+15) então a saída é também 00001111 (+15), mas se a entrada é 11111111 (-1),
então a saída é 00000001 (+1).
28. Projete um ALU com duas entradas de 8 bits A e B, e as entradas de controle x, y e z. A ALU deve
suportar as operações descritas na Tabela 1. Use um somador de 8 bits e combinações lógicas adicionais.
x y z Operação
0 0 0 S = A−B
0 0 1 S = A+B
0 1 0 S = A ∗ 8
0 1 1 S = A/8
1 0 0 S = A NAND B (NAND bit a bit)
1 0 1 S = A XOR B (XOR bit a bit)
1 1 0 S = Inverter A (Inversão da ordem dos bits)
1 1 1 S = NOT A (complemento bit a bit)
Table 1: Operações desejadas na ALU.
29. Use redução forçada para criar um circuito que compute P = 27 ∗ Q usando apenas deslocadores e
somadores. P é uma saída de 12 bits e Q é uma entrada de 12 bits. Estime os transistores no circuito e
compare com uma estimação de transistores do circuito usando um multiplicador.
4
30. Usando o deslocador mostrado na Figura 9 quais as con�gurações das entradas x, y e z são requeridas
para deslocar a entrada I por 6 posições. Demonstre.
Figure 9: Deslocador barrel de 8 bits.
31. Assumindo que um temporizador de microsegundos de 32 bits está disponível para um controlador, e o
controlador tem frequência de clock de 100 MHz, crie um controlador que pisque um LED conforme o
comportamento da saída L que deve ser 1 por 5 ms e então ser 0 por 13 ms, e repetir. Use o temporizador
para gerar o comportamento desejado. Não use um divisor de clock. A saída pode sofrer variação de
alguns ciclos de clock.
Referência: Vahid, Frank. Digital Design with RTL Design, Verilog and VHDL. John Wiley & Sons, 2010.
5