Eletronica-I_5-MOSFETs_-_Exercicios-v3_1

Prévia do material em texto

UFPI - UNIVERSIDADE FEDERAL DO PIAUÍ
CENTRO DE TECNOLOGIA
DEPARTAMENTO DE ENGENHARIA ELÉTRICA
ELETRÔNICA I – Prof. MARCOS ZURITA - Outubro / 2010
MOSFETS – EXERCÍCIOS 
1ª PARTE – TEORIA
1.1) Quais as principais diferenças e semelhanças entre um MOSFET tipo depleção e um JFET?
1.2) Explique as diferenças básicas entre um MOSFET tipo depleção e um tipo enriquecimento, do ponto
de vista construtivo e de funcionamento. Esboce também as curvas características de dreno e de
transferência para cada um deles (assuma ambos de canal n).
1.3) Com base em seus conhecimentos, que impactos você acredita que haveriam nas características
eletrônicas de um nMOS se a espessura do óxido do gate fosse aumentada ou diminuída? E se
fossem empregados óxidos cuja constante dielétrica fosse maior ou menor?
1.4) Esboce os diagramas de polarização fixa, autopolarização e por divisor de tensão de um MOSFET
tipo depleção.
1.5) Esboce os diagramas de polarização fixa, por realimentação de dreno e por divisor de tensão de um
MOSFET tipo intensificação.
1.6) Em projetos de microeletrônica é muito comum empregar MOSFETs tipo depleção com o terminal de
gate diretamente conectado ao terminal fonte. Que finalidade há neste tipo de arranjo? E se o mesmo
for feito com um MOSFET tipo intensificação?
1.7) Suponha que em um projeto você necessite de um resistor linear controlado por tensão e que para
isto você decida empregar um nMOS (intensificação). Que cuidados devem ser observados na
escolha dos parâmetros de operação deste dispositivo para garantir sua correta funcionalidade?
1.8) Explique os efeitos da aplicação de uma tensão inferior a zero entre os terminais de substrato e
fonte de um nMOS tipo intensificação.
1.9) Explique as vantagens e desvantagens entre uma chave analógica nMOS e uma porta de
transmissão CMOS. Esboce o diagrama elétrico da porta de transmissão CMOS e a contribuição de
cada transistor para sua resistência de condução.
2ª PARTE – CÁLCULOS
2.1) No diagrama abaixo é apresentado um circuito a
ser implementado em tecnologia CMOS cujos
parâmetros são: VTn = 1 V, VTp = -1 V, k'n = 20 µA/V2,
k'p = 10 µA/V2, W1/L1 = W3/L3 = 160, W2/L2 = 80, W4/L4
= 240. Determine o valor das correntes I1 e I2.
2.2) Considere no circuito a seguir VTn = 1 V, k'n = 20
µA/V2, W1/L1 = 100, W3/L3 = 100, W2/L2 = 200, W4/L4
= 100. Determine o valor das correntes I1 e I2.
2.3) Para o amplificador MOS esboçado na figura a
seguir, considere IP = 1 mA, VT = 1,5 V, k'n(W/L) =
500 µA/V2, VA = 50 V. Determine:
a) O ponto quiescente do nMOS (IDQ, VDSQ e VGSQ).
b) O modelo para pequenos sinais do amplificador.
c) As impedâncias de entrada e saída (Zin e Zout).
d) O ganho de tensão do amplificador (Av).
2.4) O diagrama abaixo trata-se de um circuito para
o qual M1 ≡ M2, VT = 1 V, k'n(W/L) = 250 µA/V2, VA →
∞. Determine:
a) O ponto quiescente dos nMOS (IDQ, VDSQ e VGSQ).
b) O modelo para pequenos sinais do amplificador.
c) A expressão literal do ganho de tensão do
amplificador (Av).
d) O valor de R2 para obter Av = -5.
e) As impedâncias de entrada e saída (Zin e Zout).
2.5) No diagrama a seguir é apresentado um circuito
CMOS para o qual M1 ≡ M2, VT = 1 V, k'n = 1 mA/V2,
W1/L1 = 20/14, W2/L2 = 28/10, VA → ∞. Determine:
a) O ponto quiescente dos nMOS (IDQ, VDSQ e VGSQ).
b) O modelo para pequenos sinais do amplificador.
c) O ganho de tensão do amplificador (Av).
d) As impedâncias de entrada e saída (Zin e Zout).
2.6) Considere o circuito CMOS a seguir cujos
parâmetros da tecnologia são: VTn = 0,8 V, VTp = -1
V, k'n(W/L) = k'p(W/L) = 3 mA/V2, λ = 0. Determine:
a) O ponto quiescente dos MOS (IDQ, VDSQ e VGSQ).
b) O modelo para pequenos sinais do amplificador.
c) O ganho de tensão do amplificador (Av).
d) As impedâncias de entrada e saída (Zin e Zout).
2.7) Para o circuito nMOS abaixo, assuma M1 ≡ M2
≡ M3, VT = 1 V, k'n(W/L) = 2 mA/V2, IP = 0,25 mA, VA
→ ∞. Determine:
a) O ponto quiescente dos MOS (IDQ, VDSQ e VGSQ).
b) O modelo para pequenos sinais do amplificador.
c) O ganho de tensão do amplificador (Av).
d) As impedâncias de entrada e saída (Zin e Zout).
2.8) Considere para o circuito MOS abaixo M1 ≡ M2,
VP = -4 V, IDSS = 12 mA, VA → ∞.
a) Demonstre que, para v1 = v2 = 0 V, o ponto
quiescente de ambos os transistores pode ser
expresso pela equação:
 V P
2
2 RS I DSS
−2V PV GS1 V SS2 RS I DSS V P2V GS2 =0
b) Assumindo VDD = 12V e VSS = -12V, determine o
valor dos resistores RD e RS de forma a obter I1 = I2
= 2 mA e VDSQ ≥ 4,5V.
2.9) Sabendo que, embora os termos VP e VT
provenham de fenômenos físicos distintos,
matematicamente ambos podem ser substituídos
um pelo outro, prove que para um MOSFET tipo
depleção, as equações abaixo são equivalentes.
i D= I DSS1−V GSV P 
2
i D=
1
2
nC oxWL V GS−V T 2
2.10) Projete o circuito da abaixo de modo que o
transistor opere com ID = 0,4 mA e VD = +1V. O
transistor nMOS tem VT = 2 V, µnCox = 20 µA/V2, L =
10 µm e W = 400 µm. Despreze a modulação do
comprimento do canal (isto é, suponha λ = 0).
2.11) Projete o circuito da figura abaixo para obter
uma corrente ID = 0,4 mA . Determine o valor
necessário para R e calcule a tensão cc, VD.
Suponha que o transistor nMOS tenha VT = 2 V,
µnCox = 20 µA/V2, L = 10 µm e W = 100 µm. Despreze
o efeito da modulação do comprimento do canal
(isto é, suponha λ = 0).
2.12) Projete o circuito da figura abaixo para
estabelecer uma tensão de reno de 0,1 V. Qual a
resistência efetiva entre o dreno e a fonte nesse
ponto de operação? Suponha VT = 1 V e k'n(W/L) =
1 mA/V2.
2.13) Analise o circuito mostrado na figura a seguir
a fim de determinar todas as tensões dos nós e as
correntes nas malhas. Suponha VT = 1 V e k'n(W/L)
= 1 mA/V2. Despreze o efeito da modulação do
comprimento do canal (isto é, suponha λ = 0).
2.14) Projete o circuito da figura abaixo de modo
que o transistor opere na saturação com ID = 0,5
mA e VD = +3V. Suponha um transistor pMOS tipo
enriquecimento tendo VT = -1 V, k'p(W/L) = 1 mA/V2.
Suponha λ = 0. Qual o maior valor que RD pode ter
para manter a operação na região de saturação?
2.15) Para o MOSFET tipo depleção mostrado no
circuito da figura a seguir, suponha que a corrente
através do resistor variável RD seja 100 µA. Se k'n =
20 µA/V2 e VT = -1V, obtenha o valor de W/L.
Também obtenha a faixa de valores para RD de
forma que a corrente permaneça constante em 100
µA. Assuma λ = 0.
2.16) Projete o circuito na figura a seguir de forma a
estabelecer uma tensão cc de +9,9 V na fonte.
Nesse ponto de operação, qual a resistência efetiva
entre a fonte e o dreno do transistor?Suponha VT =
-1 V e k'n(W/L) = 1 mA/V2.
2.17) Para um transistor nMOS tipo depleção com
VT = -2V, k'n(W/L) = 2 mA/V2, encontre o valor
mínimo de vds necessário para operar na região de
saturação quando vGS = +1V. Qual o valor
correspondente de iD?
2.18) O MOSFET tipo depleção na figura a seguir
tem k'n(W/L) = 4 mA/V2 e VT = -2V. Desprezando o
efeito de vDS sobre iD na região de saturação,
encontre a tensão que aparece no terminal fonte.
2.19) Determine i como uma função de v para o
circuito na figura a seguir. Despreze o efeito de vDS
sobre iD na região de saturação.
2.20) Para o circuito projetado na Questão 2.10,
encontre o maior valor que RD pode ter para manter
o MOSFET na saturação.
2.21) Considere o circuito que foi projetado na
Questão 2.11. Suponha agora que a tensão VD seja
aplicada à porta de outro transistor Q2, conforme é
mostrado na figura a seguir. Suponha que Q2 seja
idêntico a Q1. Encontre a corrente de dreno e a
tensão de Q2. (Suponha λ = 0).
2.22) Considere o circuito que foi projetado na
Questão 2.12. Se o valor de RD for dobrado em
relação ao encontrado na Questão 2.12, calcule os
novos valores de VD, ID e rDS.
2.23) Considere o circuito da Questão 2.13 com
novos valores de resistores. Projete o circuito para
obter aproximadamente4 V na porta, uma corrente
de dreno de cerca de 1 mA e uma tensão de dreno
de cerca de 4V. O transistor tem k'n(W/L) = 2
mA/V2, VT = 2V e λ = 0.
2.24) Analise o circuito na figura abaixo para
determinar ID e VD. O MOSFET de depleção tem VT
= -1 V e k'n(W/L) = 1 mA/V2 e λ = 0.
2.25) Empregando o transistor nMOS 2N4351, cujo
datasheet é dado em anexo, e uma fonte VDD = 20V,
projete o amplificador da figura abaixo (sugira
valores para R1, R2 e RD) de modo a obter um ganho
de tensão Av = -4 V/V. Determine também as impe-
dâncias de entrada e saída (Zin e Zout) para o
amplificador projetado.
2.26) Um sinal de tensão de 10 µV pico-a-pico
precisa ser amplificado 36 vezes a fim de poder ser
tratado por um circuito externo. Para isso você
sugere a implementação do circuito esboçado na
figura abaixo, utilizando uma fonte VDD = 18V e dois
transistores nMOS 2N4351, cujo datasheet é dado
em anexo. Despreze o efeito da modulação do
comprimento do canal.
a) Sugira valores para todos os resistores de forma a
atender o ganho na região linear.
b) Esboce o modelo de pequenos sinais para o
amplificador projetado.
c) Determine as impedâncias de entrada e saída (Zin e
Zout) para o amplificador projetado.
d) Recalcule os valores de RD1 e RD2 de modo a obter o
máximo ganho de tensão.
RD1R1
R3
vin
C1
C2
RD2R2
R4
C3
2.27) O circuito da figura abaixo será fabricado em
tecnologia CMOS na qual VTn = 0,8 V, VTp = -0,9 V,
k'n = 80 µA/V2, k'p= 20 µA/V2. Assumindo que todos
os transistores serão fabricados com L = 2 µm, que
a corrente IREF = 25 µA e que W1 = L1, determine o
valor de R e as dimensões W2, W3, W4 e W5 de
forma a obter I2 = 200 µA e I5 = 300 µA. 
2.28) O circuito da Figura abaixo será fabricado em
tecnologia MOS na qual VT = 1 V, VP = -3 V, µnCox =
100 µA/V2, (W/L)1 = 20µm/10µm, (W/L)2 = 80µm/5µm,
(W/L)3 = 120µm/5µm, VA = 100V. Assumindo que a
corrente IP = 200 µA, VDD = 10 V, VSS = -10 V
determine:
a) O ponto quiescente dos transistores (IDQ, VDSQ e
VGSQ).
b) O modelo para pequenos sinais do amplificador
(considere M3 como o equivalente MOS de 3
terminais no modelo).
c) O ganho de tensão do amplificador (Av).
d) As impedâncias de entrada e saída (Zin e Zout).
RD
R1
R2
vin
C1
C2
 
 
FEATURES 
DIRECT REPLACEMENT FOR INTERSIL 2N4351 
HIGH DRAIN CURRENT ID = 100mA 
HIGH GAIN gfs = 1000µS 
ABSOLUTE MAXIMUM RATINGS
1
 
@ 25 °C (unless otherwise stated) 
Maximum Temperatures 
Storage Temperature -65 to +200 °C 
Operating Junction Temperature -55 to +150 °C 
Maximum Power Dissipation 
Continuous Power Dissipation 375mW 
Maximum Current 
Drain to Source 100mA 
Maximum Voltages 
Drain to Body 25V 
Drain to Source 25V 
Peak Gate to Source
2
 ±125V 
ELECTRICAL CHARACTERISTICS @ 25 °C (unless otherwise stated) (VSB = 0V unless otherwise stated) 
SYMBOL CHARACTERISTIC MIN TYP MAX UNITS CONDITIONS 
BVDSS Drain to Source Breakdown Voltage 25 ID = 10µA, VGS = 0V 
VDS(on) Drain to Source "On" Voltage 1 ID = 2mA, VGS = 10V 
VGS(th) Gate to Source Threshold Voltage 1 5 
V 
VDS = 10V, ID = 10µA 
IGSS Gate Leakage Current 10 pA VGS = ±30V, VDS = 0V 
IDSS Drain Leakage Current "Off" 10 nA VDS = 10V, VGS = 0V 
ID(on) Drain Current "On" 3 mA VGS = 10V, VDS = 10V 
gfs Forward Transconductance 1000 µS VDS = 10V, ID = 2mA, f = 1MHz 
rDS(on) Drain to Source "On" Resistance 300 VGS = 10V, ID = 0A, f = 1kHz 
Crss Reverse Transfer Capacitance 1.3 VDS = 0V, VGS = 0V, f = 140kHz 
Ciss Input Capacitance 5.0 VDS = 10V, VGS = 0V, f = 140kHz 
Cdb Drain to Body Capacitance 5.0 
pF 
VDB = 10V, f = 140kHz 
* Body tied to Case. 
G
S
D
C
2
1 4
3
BOTTOM VIEW
TO-72
 
 
Linear Integrated Systems 
2N4351 
N-CHANNEL MOSFET 
ENHANCEMENT MODE 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Linear Integrated Systems • 4042 Clipper Court • Fremont, CA 94538 • Tel: 510 490-9160 • Fax: 510 353-0261