#ED #CIRCUITOS DIGITAIS #6º SEMESTRE #UNIP

Prévia do material em texto

ED CIRCUITOS DIGITAIS 6º SEMESTRE UNIP 
1) Alternativa A. Um somador completo possui 3 entradas , sendo estas 2 variáveis mais um 
transporte de entrada e duas saídas, que são um transporte de saída e o resultado final, saída 
S. 
2) Alternativa B. Utilizando-se um bloco meio-somador e 2 blocos com somador completo, é 
possível obter a saída S2=0 e a transferência para a saída C3=1. 
3) Alternativa D. Utilizando-se um bloco meio-somador e 4 blocos com somador completo, é 
possível obter a saída S5=1 e a transferência para a saída C5=0 
4) Alternativa B. Cada Flip-Flop assíncrono possui o seu próprio CLOCK. 
5) Alternativa D. É possível determinar o número de Flip-Flop's através do mesmo cálculo 
efetuado para as variáveis, 2^N, portanto o número de Flip-Flop's necessários são 10, visto que 
2^10 atinge 1024, sendo este o valor mínimo utilizável. 
6) Alternativa A. Obtêm-se esta alternativa pois os Flip-Flop's funcionam somente na borda de 
descida. O canal D entra no primeiro FF, Q3 se torna o dado para o próximo FF, e assim por 
diante, fazendo a mudança de estado toda vez que este se encontra na borda de descida. 
7) Alternativa B. Obtêm-se esta alternativa como resposta, pelo fato das saídas assumirem os 
valores dos pulsos , dados D, um após o outro, conforme sequência dos FF da tabela. 
8) Alternativa C. É uma porta NOT com Y=A', pois se A=0, o PMOS satura e o NMOS entra em 
corte, conduzindo para +VDD, invertendo o sinal de entrada, e se A=1, o PMOS entra em corte 
e o NMOS satura, conduzindo para o GND, invertendo o sinal de entrada. 
9) Alternativa C. É uma porta NAND, pois o sinal de entrada é invertido através dos estados dos 
PMOS e NMOS, para uma entrada A=0 e B=0, os PMOS saturam e os NMOS entram em corte, 
invertendo o sinal de entrada., e para uma entrada A=1 e B=1, os PMOS entram em corte, e os 
NMOS saturam, conduzindo para o GND, também invertendo o sinal de entrada. 
10) Alternativa C. Injetando os sinais de SEL=1 e SEL=0, o único canal de informação que 
possuirá na saída nível alto, após a passagem pelo sistema lógico é o canal I2.