Baixe o app para aproveitar ainda mais
Prévia do material em texto
22/11/2015 BDQ Prova http://simulado.estacio.br/bdq_simulados_ead_ens_preview.asp?cript_hist=7914495534 1/2 SISTEMAS EMBARCADOS Simulado: CCE0351_SM_201402447043 V.1 Fechar Aluno(a): CRISLANE MENEZES DE SOUZA Matrícula: 201402447043 Desempenho: 0,1 de 0,5 Data: 22/11/2015 13:02:44 (Finalizada) 1a Questão (Ref.: 201402570546) Pontos: 0,0 / 0,1 Qual a capacidade total de armazenamento, em bits, de uma memória que possui 16 linhas para os endereços e 16 células por endereços? 262.144 bits 1.048.576 bits 2.097.152 bits 4.194.304 bits 524.288 bits 2a Questão (Ref.: 201402570097) Pontos: 0,0 / 0,1 As funções lógicas associadas ao acionamento (onoff) de dois dispositivos elétricos A e B estão implementadas em duas saídas digitais de um CLP com os endereçamentos lógicos Q01 e Q02, respectivamente, de acordo com o programa Ladder apresentado na figura abaixo. Programa Ladder das funções de saídas relativas aos dispositivos A e B Julgue a conformidade dos seguintes itens com programa Ladder apresentado. I. O dispositivo Q02 será desligado(off) se pelo menos uma entre duas entradas digitais apresentar nível lógico 0. II. O dispositivo Q01 estará ligado(on) sempre que pelo menos uma entre duas entradas digitais apresentar nível lógico 1, mesmo que transitoriamente. III. Existem três variáveis lógicas capazes de desligar(off) o dispositivo Q01. IV. O dispositivo Q01 tem sua saída digital de acionamento(onoff) associada a uma função lógica Set(Latch)/Reset(Unlatch). V. O acionamento(on) do dispositivo Q02 provoca um desligamento(off) do dispositivo Q01. A alternativa correta é: Somente as afirmações III e IV estão corretas 22/11/2015 BDQ Prova http://simulado.estacio.br/bdq_simulados_ead_ens_preview.asp?cript_hist=7914495534 2/2 Somente as afirmações II e IV estão corretas Somente as afirmações I, III e V estão corretas Somente as afirmações II, III e IV estão corretas Somente as afirmações III, IV e V estão corretas 3a Questão (Ref.: 201402658842) Pontos: 0,1 / 0,1 No caso mais geral, uma ferramenta de síntese gera um circuito no nível: VRL RTL RLS RLL VSL 4a Questão (Ref.: 201402704340) Pontos: 0,0 / 0,1 Em relação à transmissão de dados digitais em paralelo podemos dizer: não existe a necessidade de sinal de clock. necessita apenas de uma linha de sinal entre o transmissor e o receptor. é mais lenta que a transmissão de dados em série. necessita de uma quantidade de linhas de sinal igual ao número de bits de dados interconectando transmissor e receptor. apresenta menor custo que o método de transmissão de dados em série. 5a Questão (Ref.: 201403100831) Pontos: 0,0 / 0,1 Suponha que um determinado microcontrolador utilize quatro ciclos de clock para executar cada instrução do programa. Em quanto tempo ele vai executar uma determinada instrução se a frequência de clock do sistema for de 16 MHz? 125 ns 62,5 ns 500 ns 250 ns 1 us
Compartilhar