5-circuitos_combinacionais

Prévia do material em texto

SISTEMAS LÓGICOS
UNIVERSIDADE FEDERAL DA BAHIA
ESCOLA POLITÉCNICA
Departamento de Engenharia Elétrica
Prof. Edson Santana
edsonps@ufba.br
Sistemas Lógicos 2
SUMÁRIO
5. CIRCUITOS COMBINACIONAIS
5.1. Características
5.2. Análise
5.3. Síntese
5.4. Módulo-padrão: circuitos aritméticos
5.5. Módulo-padrão: geradores / detectores de paridade
5.6. Módulo-padrão: codificadores / decodificadores
5.7. Módulo-padrão: comparadores
5.8. Módulo-padrão: multiplexadores / demultiplexadores
Sistemas Lógicos 3
5.1. Circuitos Combinacionais: Características
● Circuitos lógicos cujas saídas dependem única e 
exclusivamente da configuração dos estados lógicos 
das entradas em cada instante de tempo
● Não possuem memória
● Número de Entradas [ > / = / < ] Número de Saídas
Sistemas Lógicos 4
5.2. Circuitos Combinacionais: Análise
● Análise:
– A partir do diagrama esquemático de um determinado 
circuito lógico, descrever o comportamento e funções do 
mesmo através de expressões algébricas ou tabela 
verdade.
Sistemas Lógicos 5
5.3. Síntese
● Sistematização usual da síntese:
– Interpretação do texto que define as funções lógicas das 
saídas a partir das interrelações entre as variáveis de entrada, 
ou de outro tipo de descrição para um determinado problema;
– Representação das variáveis em tabelas verdades;
– Simplificação das funções resultantes em S.O.P e P.O.S. mais 
simples e econômicos (Mapa de Karnaugh e Método tabular 
de Quine McKluskey);
– Implementação dos circuitos lógicos correspondentes: 
disponibilidade de CI's e demais considerações.
Sistemas Lógicos 6
Circuitos Combinacionais: Classificação
● Módulos-padrão: usualemente repetitivos em 
sistemas lógicos mais complexos
● A partir da função lógica, podem ser listados, entre 
outros:
– Circuitos Aritméticos;
– Codificadores / Decodificadores;
– Comparadores;
– Geradores e Detectores de Paridade;
– Multiplexadores / Demultiplexadores;
– Circuitos de Comando e Controle.
Sistemas Lógicos 7
5.4. Circuitos Aritméticos: ULA
● Fluxo de informações
Sistemas Lógicos 8
5.4. Circuitos Aritméticos: Somador
● Características da soma binária
Sistemas Lógicos 9
5.4. Circuitos Aritméticos: Somador Completo
● Projeto de um somador completo: tabela verdade
Sistemas Lógicos 10
5.4. Circuitos Aritméticos: Somador Completo
● Projeto de um somador completo: mapa de 
Karnaugh
Sistemas Lógicos 11
5.4. Circuitos Aritméticos: Somador Completo
● Circuito lógico de um somador completo
Sistemas Lógicos 12
5.4. Circuitos Aritméticos: Meio Somador
– Utiliza duas entradas e duas saídas;
– Usualmente utilizado para implementar a soma do LSB 
em somadores paralelos;
– Pode ser utilizado para implementar um somador 
completo:
Sistemas Lógicos 13
5.4. Circuitos Aritméticos: Generalidades
● Somador Serial*: maior economia de hardware, menor 
velocidade;
● Somador Paralelo: menor economia de hardware, maior 
velocidade (carry antecipado);
● Na maioria dos sistemas digitais a soma / subtração é 
realizada através de um mesmo hardware utilizando a 
representação em complemento de dois;
● Normalmente apenas dois números são somados 
simultaneamente.
Sistemas Lógicos 14
5.4. Circuitos Aritméticos: Somador Paralelo
Sistemas Lógicos 15
5.4. Circuitos Aritméticos: Carry Antecipado
● Atraso de propagação do sinal de carry. Ex.: 
1111+0001 =1000
● Solução:
– Utilizar portas para gerar o bit de soma diretamente de 
todos os dígitos de entrada? (inviável devido ao alto 
custo de hardware. Ex.: o bit de ordem N utilizará uma 
porta com 2N entradas, )
– Solução de compromisso entre área e velocidade: utilizar 
uma ponte para o carry entre alguns somadores
Sistemas Lógicos 16
5.4. Circuitos Aritméticos: Carry Antecipado
Sistemas Lógicos 17
5.4. Circuitos Aritméticos: Circuitos Integrados
● Ex: Somadores 7483 / 
74283
– Carry antecipado (C4)
– Conexão em Cascata 
(Fig (b))
Sistemas Lógicos 18
5.4. Circuitos Aritméticos: Circuitos Integrados
● Ex.: ALU 74382. Funcionalidades:
Sistemas Lógicos 19
5.4. Circuitos Aritméticos: Complemento de 2
● Inversor controlado (Fig. (a)): possibilita obter o 
complemento
● Simplifica-se a obtenção do complemento de 2 
aproveitando a estrutura do registrador e do somador 
(Fig. (b))
(a) (b)
Sistemas Lógicos 20
5.4. Circuitos Aritméticos: Somador / Subtrator
● Hardware único para implementar soma e 
subtração. Ex.:
Sistemas Lógicos 21
5.4. Circuitos Aritméticos: Somador BCD
● Inclui correção para dígitos com soma superior à 9
Sistemas Lógicos 22
5.4. Circuitos Aritméticos: Somador BCD
● Conexão em cascata
Sistemas Lógicos 23
5.5. Detectores / Geradores de Paridade
● (P) + (P) = (P) / (P) + (I) = (I) / (I) + (I) = (P) 
Sistemas Lógicos 24
5.6.1. Decodificadores
● Funcionalidade:
● Saídas em nível baixo são usuais
● Pode não utilizar todas as combinações possíveis à entrada
(1)
(1) Pode-se considerar também que um grupo de saídas vai para o nível alto
Sistemas Lógicos 25
5.6.1. Decodificadores: Síntese
● Recebem diferentes 
denominações: supondo 
N=3 e M=8, tem-se 
decodificador de 3 linhas 
para 8 linhas, decodificador 
ou conversor de binário 
para octal, decodificador 1 
de 8
● Tabela verdade e síntese. 
Ex.: decodificador 1 de 8
Sistemas Lógicos 26
5.6.1. Decodificadores: Entradas ENABLE
● Entradas ENABLE
● Ex.: 74ALS138
Sistemas Lógicos 27
5.6.1. Decodificadores: Decodificador BCD
● Ex.: Decodificador 
BCD para decimal ou 
decodificador 1 de 10
● É possível obter um 
decodificador 3 para 8 
utilizando a entrada D 
como porta ENABLE
Sistemas Lógicos 28
5.6.1. Decodificadores: Aplicações
● Aplicações: saídas ativadas para uma combinação 
específica à entrada
– Seqüenciamento para ligar/desligar dispositivos em um 
determinado momento
Sistemas Lógicos 29
5.6.1. Decodificadores: Conexão Cascata
● Conexão em cascata: decodificador 1 para 32
Sistemas Lógicos 30
5.6.1. Decodificadores: Driver 7 Segmentos
● Driver: saídas coletor em aberto possibilitam drenar 
maior corrente necessária ao display de 7 segmentos
● Display de sete segmentos: anodo comum e catodo 
comum (decodificador com saídas em nível lógico 
alto)
Sistemas Lógicos 31
5.6.1. Decodificadores: Driver 7 Segmentos
Sistemas Lógicos 32
5.6.1. Decodificadores: Driver LCD
● Baseia-se no controle da reflexão da luz
● Baixo consumo de potência
Sistemas Lógicos 33
5.6.1. Decodificadores: Driver LCD
● A porta OU 
EXCLUSIVO permite 
controlar o segmento 
acionado e gerar uma 
tensão alternada para o 
segmento
● CMOS: baixo consumo 
de potência, diminuição 
da componente DC
● CI 74HC4543: acionam 
diretamente o LCD
Sistemas Lógicos 34
5.6.1. Decodificadores: Tipos de LCD
● Displays de sete segmentos
● Módulo alfanumérico em formatos de # linhas e # caracteres (colunas) – 
inclui alguns chips decodificadores VLSI para facilitar o uso
● Displays gráficos formados por pixels – Inclui complexos chips 
decodificadores/acionadores VLSI
Sistemas Lógicos 35
5.6.2. Codificadores
● Funcionalidade
Sistemas Lógicos 36
5.6.2. Codificadores
● Síntese: uma porta para cada 
saída correspondendo as 
diferentes entradas que ativam a 
respectiva saída
● A entrada menos significativa 
poderá ser desprezada 
atribuindo-se o valor 0 a todos 
os bits de saída na situação 
lógica em que nenhuma das 
demais entradas estiverem 
ativadas → (A0 desconectado)
● Quando mais de uma entrada 
for ativada, o código gerado a 
saída não corresponde a 
qualquer das entradas
Sistemas Lógicos 37
5.6.2. Codificadores de Prioridade● O código de saída corresponde à entrada de número 
mais alto (mais de uma entrada poderá estar ativa)
Sistemas Lógicos 38
5.6.2. Codificadores de Prioridade
● Cascateamento entre bloco de resolução de 
prioridade e bloco codificador convencional
Resolução
de
prioridade
Codificador
Sistemas Lógicos 39
5.6.2. Codificadores de Prioridade
● Implementação do bloco de resolução de prioridade
Sistemas Lógicos 40
5.7. Comparadores
● Compara a magnitude de dois números binários.
Sistemas Lógicos 41
5.7. Comparadores
● Cascateamento em śerie de comparadores
Sistemas Lógicos 42
5.7. Comparadores
● Cascateamento em paralelo de comparadores
Sistemas Lógicos 43
5.8.1. Multiplexador
● Funcionalidade
Sistemas Lógicos 44
5.8.1. Multiplexador: Características
● Multiplexação por divisão no tempo: economia no 
canal de comunicação
● Transmissão serial
● Versátil, programável
● Aplicações:
● Roteamento de dados
● Conversor paralelo-série
● Geração de funções lógicas
● Seqüenciamento de operações
Sistemas Lógicos 45
5.8.1. Multiplexador: Características
● Transmissão Serial x Transmissão Paralela
Sistemas Lógicos 46
5.8.1. Multiplexador: Projeto
– 2 entradas
Sistemas Lógicos 47
5.8.1. Multiplexador: Projeto
– 4 entradas
– Z = (m0)I0 + (m1)I1 + (m2)I2 + (m3)I3
Sistemas Lógicos 48
5.8.1. Multiplexador: Circuito Integrado
● Ex.: CI 74157
– 8 entradas / 1 saída
– Entrada ENABLE
– Saída complementada
Sistemas Lógicos 49
5.8.1. Multiplexador: Circuito Integrado
● Expansão no número de entradas
Sistemas Lógicos 50
5.8.1. Multiplexador: Aplicações
● Conversão paralelo-série
Sistemas Lógicos 51
5.8.1. Multiplexador: Aplicações
● Gerador de Funções Lógicas
Sistemas Lógicos 52
5.8.2. Demultiplexador
● Funcionalidade
Sistemas Lógicos 53
5.8.2. Demultiplexador: Características
● Versátil, programável
● Informação multiplexada é recuperada através de 
memórias / registradores
Sistemas Lógicos 54
5.8.2. Demultiplexador: Projeto
● 1 entrada / 8 saídas
Sistemas Lógicos 55
5.8.2. Demultiplexadores: Aplicações
● Distribuição controlada de sinal de clock
Sistemas Lógicos 56
5.8.2. Demultiplexadores: Aplicações
● Decodificação de endereços / sinal de controle de 
utilização de barramento de dados 
Sistemas Lógicos 57
5.9. Síntese: Rede de MUXs com 2 entradas
f (xn−1 , xn−2 ,... , x0)=f (xn−1 , xn−2 , ..., 0) . x0+f (xn−1 , xn−2 ,... , 1) . x0 '
● Decomposição de shannon
● Processo repetitivo
MUX
0
1
MUX
0
1
MUX
0
1
f (xn−1 , xn−2 ,... , x0)
f (xn−1 ,... , x1 , 0)
f (xn−1 ,... , x1 ,1)
f (xn−1 ,... x2 , 0,0)
f (xn−1 ,... x2 ,1,0)
f (xn−1 ,... x2 , 0,1)
f (xn−1 ,... x2 ,1,1)
x1
x1
x0
Sistemas Lógicos 58
5.9. Síntese: Rede de MUXs com 2 entradas
z=f ( x3 , x2 , x1 , x0)=x2 ' . x1+x3 .(x1 '+x2 . x0)● Exemplo:
z0=f ( x3 , x2 , x1,0)=x2 ' . x1+x3 . x1 '
z1=f (x3 , x2 , x1 ,1)=x2 ' . x1+x3 .(x1 '+x2)
z00= f (x3 , x2 , 0,0)=x3
z01= f (x3 , x2 ,0,1)=x3
z10= f (x3 , x2 ,1,0)=x2 '
z11= f (x3 , x2, 1,1)=x2 '+x3 . x2
z011=f (x3 ,0,1,1)=1
z111=f (x3 ,1,1,1)=x3
Sistemas Lógicos 59
5.9. Síntese: Rede de MUXs com 2 entradas
● Exemplo:
MUX
0
1
MUX
0
1
MUX
0
1
x1
x1
x0
x3
MUX
0
1
x2
MUX
0
1
x2
x3
0
1
x3
1
	Slide 1
	Slide 2
	Slide 3
	Slide 4
	Slide 5
	Slide 6
	Slide 7
	Slide 8
	Slide 9
	Slide 10
	Slide 11
	Slide 12
	Slide 13
	Slide 14
	Slide 15
	Slide 16
	Slide 17
	Slide 18
	Slide 19
	Slide 20
	Slide 21
	Slide 22
	Slide 23
	Slide 24
	Slide 25
	Slide 26
	Slide 27
	Slide 28
	Slide 29
	Slide 30
	Slide 31
	Slide 32
	Slide 33
	Slide 34
	Slide 35
	Slide 36
	Slide 37
	Slide 38
	Slide 39
	Slide 40
	Slide 41
	Slide 42
	Slide 43
	Slide 44
	Slide 45
	Slide 46
	Slide 47
	Slide 48
	Slide 49
	Slide 50
	Slide 51
	Slide 52
	Slide 53
	Slide 54
	Slide 55
	Slide 56
	Slide 57
	Slide 58
	Slide 59