ELETRONICA DIGITAL

Prévia do material em texto

UERGS – UNIVERSIDADE DO RIO GRANDE DO SUL 
 
 
 
 
 
 
 
CURSO SUPERIOR DE ENGENHARIA EM ENERGIA 
 
 
DISCIPLINA DE ELETRÔNICA I 
PROFº: GUSTAVO D. FERREIRA 
 
RELATÓRIO DE AVALIAÇÃO I 
 
 
 
NOME: BRUNA STEIL BONEBERG 
MATRICULA: 10102068 
 
 
 
 
16 DE OUTUBRO, 2012 
NOVO HAMBURGO - RS 
 
 UNIVERSIDADE DO ESTADO DO RIO GRANDE DO SUL 
DISCIPLINA: ELETRÔNICA DIGITAL 
 
 
1. UM CIRCUITO QUE DE ACORDO COM A POSIÇÃO DA CHAVE 
DETERMINADOS VALORES SÃO MOSTRADOS NO DISPLAY 
a. PROBLEMA 
Dois silos retangulares com dimensões de 2x1x9 metros são utilizados para armazenar 
grãos. Os silos possuem sensores ultra-sônicos que medem o nível aproximado de grãos 
podendo variar entre 0 e 9 metros, em passos de 1 metro. Cada sensor envia o valor medido 
para um controlador eletrônico que o converte para um valor binário de 4 bits. 
A interface do circuito eletrônico com o usuário consiste em dois display de sete 
segmentos e uma chave seleção de 5 posições. De acordo com a posição da chave os seguintes 
valores são mostrados no display: níveis de grãos em cada silo, volume de grãos em cada silo 
e volume total de grãos. 
b. FUNCIONAMENTO 
Arranjou-se a transformação dos valores decimais dos sensores para BCD, dos dois 
silos. Para o cálculo do volume, este valor é multiplicado por dois para o calculo do volume 
total o volume de cada silo é somado. 
Todos os valores são conectados a um seletor de cinco chaves. Este seletor é então 
ligado a um conversor par display de sete segmentos. Para realizar esta conversão foi 
encontrado um problema que não foi resolvido, sendo este que como devido à multiplicação 
chega para o display oito bits de informação e como sendo o valor máximo possível de se 
chegar é igual a trinta e seis. 
Não utilizou-se apenas um conversor BCD para sete segmentos. 
c. DIAGRAMA 
 
Figura 1 – Diagrama de Blocos 
 
 UNIVERSIDADE DO ESTADO DO RIO GRANDE DO SUL 
DISCIPLINA: ELETRÔNICA DIGITAL 
 
 
d. CONSTRUÇÃO DO CIRCUITO E TESTE 
 
Figura 2 – Simulação Computacional 
Fonte: Digital Works 3.04 
2. UM GERADOR DE PARIDADE PAR E UM VERIFICADOR DE PARIDADE 
PARA UM VETOR DE 10 BITS. 
a. PROBLEMA 
Sempre que uma informação é transmitida de um dispositivo (o transmissor) para 
outro (o receptor), existe a possibilidade de que erros ocorram de modo que o receptor não 
recebe a informação idêntica àquela que foi enviada pelo transmissor. A causa principal de 
erros de transmissão são ruídos elétricos, que consistem em flutuações naturais de tensão ou 
corrente que estão presentes em diferentes graus em todos os sistemas eletrônicos. A Figura 3 
é uma ilustração simples de um tipo de erro de transmissão. 
 
Figura 3 – Exemplo de ruído causando um erro na transmissão de dados digitais. 
 
A transmissão envia um sinal digital serial relativamente livre de ruídos através de 
uma linha de sinal para o receptor. Entretanto, quando o sinal atingi o receptor, ele contém um 
certo nível de ruído sobreposto ao sinal original. 
Ocasionalmente, o ruído é grande o suficiente em amplitude e altera o nível lógico do 
sinal como acontece no ponto x. Quando isso ocorre, o receptor pode interpretar 
 
 UNIVERSIDADE DO ESTADO DO RIO GRANDE DO SUL 
DISCIPLINA: ELETRÔNICA DIGITAL 
 
 
incorretamente aquele bit como 1 lógico, que não foi o que o transmissor enviou. Devido a 
isso, um dos esquemas mais simples e mais amplamente usados para a detecção de erros é o 
método da paridade. 
Deveria ficar claro que o método da paridade não funcionaria se dois bits estivessem 
errados, porque dois erros não mudariam a paridade par ou impar do código. Na prática, o 
método de paridade é usado apenas em situações em que a probabilidade de erros simples é 
muito baixa e a probabilidade de erros duplos é essencialmente zero. 
Quando o método de paridade está sendo usado, o transmissor e o receptor devem 
concordar, antecipadamente, se será usada a paridade par ou a paridade impar. Não existe 
vantagem de uma sobre a outra, embora a paridade par pareça ser usada mais frequentemente. 
O transmissor deve anexar um bit de paridade apropriado para cada unidade de informação 
que transmite. 
b. FUNCIONAMENTO 
Foi elaborado um gerador de paridade comportas lógica XOR na origem da 
transmissão de dados. 
Este gerador tem como saída valor 0 para números impares e 1 para números pares. 
Este dado é transmitido para um verificador de paridade no fim do circuito, que 
também montado com portas XOR acende um LED caso seja. 
c. DIAGRAMA 
 
 
 UNIVERSIDADE DO ESTADO DO RIO GRANDE DO SUL 
DISCIPLINA: ELETRÔNICA DIGITAL 
 
 
Figura 4 – Diagrama de Blocos 
 
d. CONSTRUÇÃO DO CIRCUITO E TESTE 
 
Figura 5 – Simulação Computacional 
Fonte: Digital Works 3.04 
 
3. UM SOMADOR/SUBTRADOR DE NUMEROS BCD APRESENTANDO O 
RESULTADO EM DOIS DISPLAYS DE SETE SEGMENTOS. 
a. PROBLEMA 
Implementar um somador/subtrator de números BCD utilizando portas lógicas básicas. 
O resultado deve ser mostrado em dois displays de sete segmentos. O somador não retorna um 
numero com sinal, logo o circuito deve possuir um estágio de entrada que, no caso da 
subtração, fará uma comparação dos números A e B, e irá acionar uma saída que indica erro 
no caso de A<B. Esta saída também deverá ser acionada no caso de A e/ou B não serem 
números BCD válidos. 
b. FUNCIONAMENTO 
Inicialmente, realizou-se a verificação de validade BCD nas entradas de dados A e B, 
caso uma delas não for um número BCD o LED será aceso. 
 
 UNIVERSIDADE DO ESTADO DO RIO GRANDE DO SUL 
DISCIPLINA: ELETRÔNICA DIGITAL 
 
 
Após a verificação, se estiver ocorrendo uma subtração, é feita uma verificação (A é 
menor que B) se isso ocorrer o LED acendera. 
É feita então a soma ou subtração, se no caos da soma o valor gerado é um numero de 
5 bits o LED se acendera acusando um erro. 
Os dados são então transmitidos a 2 conversores BCD para 7 segmentos que foram 
reformulados através de uma tabela verdade para que fosse possível apresentar números de 0 
a 15, este conversor é então conectado a 2 displays de 7 segmentos. 
c. DIAGRAMA 
 
Figura 6 – Diagrama de Blocos 
 
d. CONSTRUÇÃO DO CIRCUITO E TESTE 
 
Figura 7 – Simulação Computacional 
Fonte: Digital Works 3.04 
 
 UNIVERSIDADE DO ESTADO DO RIO GRANDE DO SUL 
DISCIPLINA: ELETRÔNICA DIGITAL 
 
 
4. COMANDO DA ILUMINAÇÃO UTILIZANDO. 
a. ESPECIFICAÇÃO DO PROBLEMA 
Um prédio de 4 andares possui um interruptor de iluminação em cada andar. O 
acionamento de qualquer interruptor muda o estado da iluminação (aceso ou pagado). Projetar 
um circuito lógico do comando de iluminação. 
Um multiplexador digital ou seletor de dados é um circuito que lógico que aceita 
diversos dados digitais de entrada e seleciona um deles, em um certo instante, para a saída. 
O multiplexador atua como chave digital de varias posições, onde o código digital 
aplicado nas entradas de seleção controla qual entrada de dados será chaveada para a saída. 
b. FUNCIONAMENTO 
Inicialmente, foram usados 3 multiplexadores 4:1 sedo que em 2 deles foram 
colocados os interruptores ABCD nas entradas de endereço duas em cada um e na entrada de 
dados foram selecionados 2 em posição ligada e duas em posição desligada a saída destes dois 
multiplexadores foram ligadas na entrada de endereço do terceiro multiplexador este também 
com as entradas de dados duas ligadas e duas desligadas. 
c. DIAGRAMA 
 
Figura 8 – Diagrama de Blocos 
 
 
 UNIVERSIDADE DO ESTADO DO RIO GRANDE DO SUL 
DISCIPLINA: ELETRÔNICA DIGITAL 
 
 
d. CONSTRUÇÃO DO CIRCUITO E TESTE 
 
Figura9 – Simulação Computacional 
Fonte: Digital Works 3.04 
5. UM CIRCUITO DE 5 BITS COM PRIORIDADE CRESCENTE, 
APRESENTANDO EM UM DISPLAY DE 7 SEGMENTOS. 
a. ESPECIFICAÇÃO DO PROBLEMA 
Implementar um circuito lógico que tenha como entrada a palavra binária de 5 bits: 
A5A4A3A2A1. As entradas tem prioridade crescentes de A1 para A5, e para qualquer 
combinação, somente a entrada ativa de maior prioridade deve ser exibida em um display de 
sete segmentos. No caso de nenhuma das entradas estar ativa, o display deve ter todos os 
segmentos desligados. 
b. FUNCIONAMENTO 
Para o problema 5 foi elaborado uma tabela verdade de prioridade que gerou as 
seguintes equações: 
 
 
 
 
 
 UNIVERSIDADE DO ESTADO DO RIO GRANDE DO SUL 
DISCIPLINA: ELETRÔNICA DIGITAL 
 
 
A partir delas foi montado o codificador de prioridade de e este foi ligado a um display 
de 7 segmentos. 
c. DIAGRAMA 
 
Figura 10 – Diagrama de Blocos 
 
 
 
d. CONSTRUÇÃO DO CIRCUITO E TESTE 
 
 
Figura 11 – Simulação Computacional 
Fonte: Digital Works 3.04