Baixe o app para aproveitar ainda mais
Prévia do material em texto
ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 1 LÓGICA SEQUENCIALLÓGICA SEQUENCIALLÓGICA SEQUENCIALLÓGICA SEQUENCIAL FLIP-FLOPS INTRODUÇÃO Os circuitos em eletrônica digital são divididos em: g circuitos combinacionais g circuitos seqüenciais Os circuitos combinacionais, como visto até aqui, apresentam as saídas dependentes única e exclusivamente das variáveis de entrada, por isto não tem capacidade de memória. Os chamados circuitos seqüenciais têm as saídas dependentes das variáveis de entrada e/ou de seus estados anteriores que permanecem armazenados. TERMOS TÉCNICOS INTRODUTÓRIOS Clock. Sistemas digitais podem operar de modo assíncrono ou de modo síncrono. Nos sistemas assíncronos, as saídas dos circuitos podem mudar de estado a qualquer instante em que uma ou mais entradas mudem de estado. Nos sistemas síncronos, um sinal, comumente chamado de clock (relógio), determina os momentos nos quais qualquer uma das saídas podem mudar de estado. O clock é um trem de pulsos retangulares, ou quadrados, como mostrado na Figura 1. Os clocks são gerados por circuitos especiais denominados de osciladores astáveis. Figura 1 - Sinal de clock. Estes tipos de sinais são chamados de periódicos, pois a cada espaço de tempo, chamados de período (T), ele se repete. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 2 A unidade do período é o segundo (s). O inverso do período é o que se chama de freqüência do sinal (f), cuja unidade é o Hertz (Hz). A relação entre período e freqüência é dada por: f 1T = ou T 1f = Se o sinal de clock mostrado na figura acima possuir um período de 5ms (T=5ms), sua freqüência será de: Hz200 005,0 1 10x5 1 T 1f 3 === − É muito comum o uso dos múltiplos e submúltiplos das unidades de freqüência, período, tensão elétrica, corrente elétrica, dentre outros. A Tabela 1mostra alguns destes múltiplos e submúltiplos: MÚLTIPLO NOME SÍMBOLO EXEMPLO x 1012 x 0,000000000001 Tera T TV (tera volt) x 109 x 0,000000001 Giga G GHz (giga hertz) x 106 x 0,000001 Mega M MA (mega ampére) x 103 x 0,001 kilo K Kg (kilo grama) x 1 x 1 x 10-3 x 0,001 mili m ms (mile segundo) x 10-6 x 0,000001 micro µ µs (micro segundo) x 10-9 x 0,000000001 nano n nA (nano ampére) x 10-12 x 0,000000000001 pico P ps (pico segundo) Tabela 1 - Multiplos e submultiplos da base 10 O Flip-Flop R-S (Reset - Set) O circuito básico do flip-flop R-S é mostrado na figura abaixo: ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 3 O circuito acima mostra que o estado futuro das saídas Q e Q dependem R e S e também do estado atual dessas saídas. Isso é mostrado na tabela verdade abaixo: Caso S R Qatual Qfuturo futuroQ 0 0 0 0 0 1 1 0 0 1 1 0 2 0 1 0 0 1 3 0 1 1 0 1 4 1 0 0 1 0 5 1 0 1 1 0 6 1 1 0 1 1 7 1 1 1 1 1 Nos casos 0 e 1, com S = 0 e R = 0, as saídas Q e Q permaneceram inalteradas (memória). Nos casos 2 e 3, com S = 0 e R = 1, a saída Q foi para 0 e Q foi para 1. Nos casos 4 e 5, com S = 1 e R = 0, a saída Q foi para 1 e Q foi para 0. Nos casos 6 e 7, com S = 1 e R = 1, as saídas Q e Q foram para 1, ocasionando um problema, já que as saídas Q e Q devem ser complementares. Uma tabela simplificada e o símbolo do flip-flop R-S são mostrados a seguir: O circuito do flip-flop R-S também pode ser implementado usando portas NOR. Flip-Flops com Clock Circuitos que utilizam clock são chamados de circuitos síncronos. Muitos flip-flops utilizam um sinal de clock para determinar o momento em que suas saídas mudarão de estado. O sinal de clock é comum para todas as partes do circuito. Normalmente, o sinal de clock é uma onda quadrada e durante uma transição positiva (nível 0 para nível 1) ou transição negativa (nível 1 para nível 0) a saída poderá mudar de estado. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 4 Tempos de Setup e Hold Os tempos de setup e hold são parâmetros que devem ser observados para que o flip-flop possa trabalhar de modo confiável. O tempo de setup, tS, corresponde ao intervalo no qual as entradas devem permanecer estáveis antes da transição do clock. O tempo de hold, tH, corresponde ao intervalo no qual as entradas devem permanecer estáveis depois da transição do clock. Os tempos de setup e hold mínimos devem ser respeitados para o funcionamento confiável do flip-flop. Flip-Flop R-S com Clock O símbolo do flip-flop R-S com clock é mostrado na figura abaixo: O circuito interno é mostrado na figura abaixo: ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 5 O detector de transição é um circuito que habilitará, por alguns instantes, as entradas SET e RESET, durante a transição de CLOCK. O circuito típico de um detector de transição é mostrado a seguir: Os tempos dos pulsos de CLK* correspondem aos tempos de atraso da porta NOT, em torno de 5 ns. FLIPFLIPFLIPFLIP----FLOP JFLOP JFLOP JFLOP J----KKKK O símbolo do flip-flop J-K é mostrado na figura abaixo: A operação do flip-flop J-K é semelhante à do flip-flop R-S. A diferença é que o flip-flop J-K não possui a condição proibida, ou seja, J = K = 1. Nessa situação, a saída será complementada (valor anterior será invertido). O circuito interno do flip-flop J-K é mostrado na figura seguinte: ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 6 O flip-flop JK possui duas entradas síncronos chamadas de J e K, e duas saídas, chamadas de Q e Q . As saídas de um flip-flop em condições normais são sempre uma o inverso da outra. Além das entradas J e K, este flip-flop também possui uma entrada para o sinal de clock. A Figura 2 mostra os símbolos lógicos do flip-flop JK. (a) (b) Figura 2 – Símbolo do flip-flop JK com clock sensível a borda de descida (a) e com clock sensível a borda de subida (b). A tabela verdade para este flip-flop é mostrada na Tabela 2. CL K J K Qf CL K J K Qf ↓ 0 0 Qa ↑ 0 0 Qa ↓ 0 1 0 ↑ 0 1 0 ↓ 1 0 1 ↑ 1 0 1 ↓ 1 1 aQ ↑ 1 1 aQ (a) (b) Tabela 2 – Tabela verdade para o flip-flop JK com clock sensível a borda de descida (a) e de subida (b). O funcionamento do flip-flop JK com clock sensível a borda de descida, mostrado nas tabelas verdade da Tabela 2b, é descrito abaixo: g para J=0 e K=0 durante a borda de subida do clock, ou seja, quando o clock passa de 0 para 1, a saída Q permanecerá com seu estado atual, ou seja, inalterada; g para J=0 e K=1 durante a borda de subida do clock, a saída Q será ressetada (zerada); g para J=1 e K=0 durante a borda de subida do clock, a saída Q será setada, ou seja, será colocado 1 nesta saída; g para J=1 e K=1 durante a borda de subida do clock, a saída Q será comutada, ou seja, o valor de Q será invertido; ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 7 g já para a condição de clock em nível 1, ou em nível 0, ou ainda na transição de descida, a saída Q permanecerá inalterada. O diagrama de tempo da Figura 3 mostra a saída Q de um flip-flop JK com clock sensível a borda de subida, em função das entradas J e K. J KCLK Q Figura 3 - Diagrama de tempo que mostra o funcionamento de um flip-flop JK com clock sensivel a borda de subida. A Figura 4 mostra o diagrama de tempo de um flip-flop JK com clock sensível a borda de descida, em função das entradas J e K. Observe que apesar dos sinais de entrada J e K serem exatamente nas Figuras 3 e 4, a mudança da sensibilidade do clock faz com que a saída Q não seja a mesma. Para os dois casos a saída Q não foi mostra já que a mesma sempre é o complemento da saída Q, e também, foi admitido que a saída Q estava com nível lógico 1 no inicio da analise. J K CLK Q Figura 4 - Diagrama de tempo que mostra o funcionamento de um flip-flop JK com clock sensível a borda de descida. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 8 FlipFlipFlipFlip----Flop DFlop DFlop DFlop D O símbolo do flip-flop D é mostrado na figura abaixo: O circuito interno do flip-flop D é mostrado a seguir: Latch D O símbolo lógico do latch D é mostrado na figura abaixo. Diferentemente do flip-flop D, o latch D possui uma entrada EN. Quando esta entrada estiver habilitada, a saída é a cópia da entrada. Se ela estiver desabilitada, a saída não mudará. O circuito interno é mostrado a seguir: Entradas Assíncronas Todas as entradas dos flip-flops até agora vistos dependem do sinal de clock. Estas entradas são chamadas entradas síncronas. Em muitos flip-flops existem outras entradas que são chamadas entradas assíncronas, ou seja, não dependem do sinal de clock para atuarem. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 9 Essas entradas são usadas para colocar o flip-flop no estado “0” ou “1”, a qualquer instante. A tabela abaixo mostra as entradas assíncronas: PRESET CLEAR Resposta do Flip-Flop 1 1 Operação normal 0 1 Q = 1 1 0 Q = 0 0 0 Não usada Para a operação normal do flip-flop, as entradas PRESET e CLEAR devem estar em “1”. A qualquer momento podemos forçar a saída Q a ser “0” ou “1”. A última combinação não pode ser usada, já que é contraditória. A figura abaixo mostra as entradas assíncronas de um flip-flop J-K: A Figura 5 mostra o símbolo e a TV para um flip-flop tipo D com clock. (a) (b) Figura 5 - Símbolo do flip-flop tipo D com clock sensível a borda de subida (a) e a borda de descida (b). CL K D Q CL K D Q ↑ 0 0 ↓ 0 0 ↑ 1 1 ↓ 1 1 (a) (b) Tabela 3 - Tabela verdade para o flip-flop D com clock sensível a borda de subida (a) e de descida (b). ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 10 Diferentemente do flip-flop JK, o flip-flop tipo D possui apenas uma entrada, D, que é a inicial da palavra Data. A operação do flip-flop D é muito simples: Q irá para o mesmo estado presente na entrada D quando acorrer uma transição positiva (ou negativa) na entrada de CLK. Em outras palavras, o nível presente em D é armazenado no flip-flop no instante em que a transição do CLK ocorre. As formas de onda abaixo ilustram isto, onde Q1 é a saída de um flip-flop D sensível a borda de descida do clock e Q2 é a saída de um flip-flop D sensível a borda de subida do clock. D CLK Q1 Q2 Figura 6 - Saídas de um fip-flop tipo D com clock sensível a borda de subida (Q1) e de descida(Q2). ENTRADAS ASSÍNCRONAS DE CLEAR E PRESET. Para os flip-flop com clock que estamos estudando, as entradas J, K e D são chamadas de entradas síncronas porque seu efeito sobre a saída é sincronizado com a entrada de clock. A maioria dos flip-flop com clock também possui uma ou mais entradas assíncronas que operam independentemente das entradas síncronas e da entrada de clock. Estas entradas assíncronas podem ser usadas para colocar o flip-flop no estado 0 ou no estado 1, em qualquer instante, independentemente das condições das outras entradas. A figura abaixo mostra um flip-flop JK com as duas entradas assíncronas identificadas como CLEAR E PRESET, ou simplesmente CLR e PRE. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 11 (a) (b) Figura 7 - Flip-flop JK com PRE e CLR ativos em nível alto (a)e com PRE e CLR ativos em nível baixo (b). E suas respectivas tabelas verdade: PRE CLR CLK J K Qf PRE CLR CLK J K Qf 0 0 ↓ 0 0 Qa 1 1 ↑ 0 0 Qa 0 0 ↓ 0 1 0 1 1 ↑ 0 1 0 0 0 ↓ 1 0 1 1 1 ↑ 1 0 1 0 0 ↓ 1 1 aQ 1 1 ↑ 1 1 aQ 0 1 x x x 0 1 0 x x x 0 1 0 x x x 1 0 1 x x x 1 1 1 Proibido 0 0 Proibido (a) (b) Tabela 4 – Tabela-verdade de um flip-flop tipo JK com clock sensível a nível de descida e com CLEAR e PRESET ativos em nível alto (a) e ativo em nível baixo (b). As TVs resumem como estas entradas afetam a saída do flip-flop. Vamos examinar as várias possibilidades para o flip-flop JK com PRE e CLR ativos em nível baixo. g PRE=CLR=1 as entradas assíncronas estão inativas e o flip-flop está livre para responder às entras J, K e CLK, ou seja, a operação síncrona pode ser realizada; g PRE=0 e CLR=1 como a entrada PRE está ativa, Q é imediatamente colocado em 1, quaisquer que sejam os níveis presentes nas entradas J, K e CLK. A entrada CLK não pode afetar o flip-flop enquanto PRE=0; g PRE=1 e CLR=0 como a entrada CLR está ativa, Q é imediatamente limpo (Q=0), quaisquer que sejam os níveis presentes nas entradas J, K e CLK. A entrada CLK não pode afetar o flip-flop enquanto CLR=0; g PRE=CLR=0 esta condição não pode ser usada, pois pode resultar em uma resposta ambígua. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 12 Vamos a um exemplo de aplicação das entradas assíncronas: para o circuito abaixo e os sinais de clear (CLR) e preset (PRE), determine a saída Q J e K CL K PRE CLR Q CARACTERÍSTICAS DE TEMPORIZAÇÃO DOS FLIP-FLOPS As seguintes características de tempo devem ser respeitadas para o funcionamento correto dos flip-flops. - Tempos de Setup e Hold – Correspondem aos intervalos de tempo que a entrada deve permanecer estável antes e depois da transição do clock. - Atrasos de Propagação – Na mudança de estado da saída, sempre haverá um atraso entre a aplicação de um sinal na entrada e o momento que a saída muda. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 13 - Freqüência Máxima de Clock, fMAX – Esta é a freqüência mais alta que pode ser aplicada no flip-flop de modo a dispará-lo confiavelmente. - Tempos de Duração do Clock em ALTO e BAIXO – O tempo de duração do clock em nível ALTO, tw(H) e o tempo de duração em nível BAIXO, tw(L) são mostrados na figura abaixo. - Largura dos Pulsos Assíncronos – Assim como foram definidos larguras mínimas de pulsos para o clock, as entradas assíncronas PRESET e CLEAR também possuem larguras mínimas de pulsos para uma operação correta. - - Tempos de Transição do Clock – Para garantir o funcionamento correto do flip-flop, o tempo transição do clock deveser o menor possível. Para dispositivos TTL esse tempo é ≤ 50 ns e para dispositivos CMOS, ≤ 200 ns. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 14 CIRCUITOS INTEGRADOS DE FLIP-FLOPS – PARÂMENTRO DE TEMPORIZAÇÃO Alguns circuitos integrados de flip-flops são mostrados abaixo: • 7474 – Duplo flip-flop D disparado por borda (TTL); • 74LS112 – Duplo flip-flop J-K disparado pela borda (TTL); • 74C74 – Duplo flip-flop D disparado pela borda (CMOS); • 74HC112 – Duplo flip-flop J-K disparado pela borda (CMOS). Parâmetro de Temporização TTL CMOS 7474 74LS112 74C74 74HC112 tS (ns) 20 20 60 25 tH (ns) 5 0 0 0 tPHL (ns) de CLK para Q 40 24 200 31 tPLH (ns) de CLK para Q 25 16 200 31 tPHL (ns) de CLR para Q 40 24 225 41 tPLH (ns) de PRE para Q 25 16 255 41 tW(L) (ns) tempo em BAIXO para CLK 37 15 100 25 tW(H) (ns) tempo em ALTO para CLK 30 20 100 25 tW(L) (ns) para CLR ou PRE 30 15 60 25 fMAX (MHz) 15 30 5 20 PROBLEMAS DE TEMPORIZAÇÃO EM FLIP-FLOPS Um problema de temporização que poderá ocorrer em sistemas que utilizam flip-flops é mostrado na figura abaixo: ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 15 Como o clock é o mesmo para os dois flip-flops, para que o circuito funcione adequadamente, o tempo de hold de Q2, tH, deve ser menor que o atraso de propagação de Q1. Flip-Flops Mestre/Escravo Antes do desenvolvimento de flip-flops com tempo de hold muito pequeno, os problemas de temporização vistos anteriormente eram solucionados utilizando-se flip-flops mestre/escravo. Os flip-flops mestre/escravo são constituídos de dois flip-flops, um disparado na transição de subida do clock (mestre) e o outro na descida do clock (escravo). Na borda de subida do clock, os níveis presentes nas entradas do flip-flop determinam a saída do mestre. Na borda de descida do clock os níveis das saídas do mestre são passados para o escravo, ou para a saída do flip-flop. DISPOSITIVOS SCHMITT-TRIGGER A principal característica de um circuito Schmitt-Trigger é mostrada na figura abaixo: A figura acima mostra um inversor comum sendo acionado por um sinal com tempo de transição longo. Em circuitos comuns, a saída pode oscilar à medida que o sinal de entrada passa pela faixa de transição. Ainda na figura, vemos que em um circuito com entrada Schmitt-Trigger a saída não produzirá oscilações. Esse circuito funciona da seguinte forma: a entrada está em nível BAIXO resultando nível ALTO na saída. A saída só irá para nível BAIXO quando a entrada ultrapassar o valor VT+ (tensão de limiar superior). Nessas condições, se quisermos que a saída volte a ser ALTO, devemos aplicar uma tensão de entrada menor do que VT- (tensão de limiar inferior). ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 16 Dispositivos Schmitt-Trigger são especialmente usados em circuitos onde os sinais de entrada variam lentamente (ondas senoidais, sinais de sensores, etc). As especificações de VT+ e VT- dependem do tipo de componente, mas VT- é sempre menor do que VT+. CIRCUITOS GERADORES DE CLOCK A maioria dos sistemas digitais utiliza algum circuito gerador de clock. Dentre essas aplicações podemos ter algumas que utilizam um sinal de clock sem a exigência de precisão. Outras, porém, a precisão é fundamental. Existem vários tipos de osciladores que podem gerar pulsos de clock para sistemas digitais. Os menos precisos e menos estáveis (dependendo da aplicação) utilizam resistores e capacitores. Os mais precisos e estáveis utilizam cristais de quartzo e com freqüências muito maiores do que os circuitos que utilizam resistores e capacitores como geradores de clock. OSCILADOR SCHMITT-TRIGGER Um típico gerador de clock usando dispositivos Schmitt-Trigger é mostrado na figura abaixo: ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 17 TEMPORIZADOR 555 COMO OSCILADOR O circuito integrado 555 também pode ser usado como gerador de clock. A figura abaixo mostra isso: OSCILADORES A CRISTAL DE QUARTZO A principal característica dos osciladores a cristal de quartzo é sua estabilidade e precisão quanto à freqüência de oscilação. A figura seguinte mostra circuitos osciladores que utilizam cristais de quartzo. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 18 REGISTRADORES INTRODUÇÃO Como já foi visto, os flip-flop podem armazenar durante um determinado período, um bit (saída Q). Porém, se for necessário guardar mais de um bit, um único flip-flop irá se tornar insuficiente. Para isto utilizamos de um sistema denominado de Registrador, que nada mais é que um conjunto de n flip-flop do tipo JK ou D, ligados de uma maneira a armazenar n bits. Os registradores podem ser classificados, com relação à sua entrada e saída, de quatro maneiras diferentes: g entrada paralela saída paralela g entrada paralela saída serial g entrada serial saída paralela g entrada serial saída serial Abaixo são mostrados os quatro tipos de registradores Dados em paralelo e em série Dados na forma serial são aqueles que trafegam, em uma única linha ou fio, um bit de cada vez, a uma taxa de transferência que é constante e em fase com um clock de referência. Por outro lado, dados na forma paralela têm uma linha ou fio para cada bit do número binário e não têm de ser referenciado a um clock para transferi-lo de um registrador para outro. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 19 A transmissão de dados em paralelo é muito mais rápida, porém, precisa de mais linhas ou fios que a transmissão serial. Quando um dado digital é transferido a longa distância ou é guardado em uma fita magnética, são usados métodos seriais porque eles necessitam de uma linha ou de um fio para a transferência. Os computadores trabalham com informações binárias de 8 bits chamadas de bytes. Os bytes são transferidos para a memória ou obtidos desta pela CPU de forma paralela. Os fios ou conexões elétricas que transportam informações paralelas são chamados de vias ou barramentos (bus) e um computador deve ter alguns destes barramentos para mover dados. A forma de transmissão paralela é usada em um computador porque ela é muito mais rápida e as distâncias são pequenas. Porém, um formato serial é usado para mover dados de e para o terminal que compreende o teclado e a CPU, por exemplo. Isto porque, o teclado deve estar a uma certa distância do computador e a taxa de transferência de dados não tem que ser grande. Um registrador de deslocamento com entrada paralela e saída serial é usado para converter do formato paralelo para o serial quando as informações estão indo do teclado para a CPU e um registrador de deslocamento de entrada serial e saída paralela é utilizado para A CPU receber as informações do teclado. Registradores de Deslocamento A figura abaixo mostra um registrador de deslocamento de 4 bits e suas formas de onda: A cada pulso de clock, o valor contido nas entradas J e K dos flip-flops é transferido para a saída. Essa saída está conectada na entrada do próximo flip-flop e no final de 4 pulsos de clock, o valor da entrada DADOS, que foi transferido serialmente, estará armazenado no registrador. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 20 TransferênciaParalela de Dados entre Registradores A figura abaixo mostra a transferência paralela de dados entre dois registradores: As saídas dos flip-flops que constituem o registrador X estão conectadas nas entradas dos flip- flops que constituem o registrador Y. Depois do pulso TRANFER, o conteúdo armazenado no registrador X é transferido para o registrador Y. Transferência Serial de Dados entre Registradores A figura abaixo mostra a transferência serial de dados entre dois registradores: A tabela acima mostra como os dados são transferidos entre os registradores X e Y. Comparação entre a Transferência Paralela e a Transferência Serial Na transferência paralela, os dados são transmitidos simultaneamente na ocorrência de um único pulso de transferência. Na transferência serial, cada bit é transmitido a cada pulso de transferência. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 21 Com relação à velocidade de transmissão, a transferência paralela é mais rápida do que a serial. Em compensação, a transferência paralela necessita de um número maior de conexões entre os registradores. CONTADORES COM REGISTRADORES DE DESLOCAMENTOCONTADORES COM REGISTRADORES DE DESLOCAMENTOCONTADORES COM REGISTRADORES DE DESLOCAMENTOCONTADORES COM REGISTRADORES DE DESLOCAMENTO Registradores de deslocamento também podem ser usados como contadores: - Contador em Anel – O contador em anel é mostrado na figura abaixo: No contador em anel, um das saídas dos flip-flops está em 1 e as outras está em 0. Por ser um registrador de deslocamento, esse 1 é transferido para o próximo flip-flop e assim sucessivamente. A tabela abaixo mostra a seqüência da contagem: Pulso de Clock Q3 Q2 Q1 Q0 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 4 1 0 0 0 5 0 1 0 0 6 0 0 1 0 7 0 0 0 1 ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 22 Para o perfeito funcionamento deste tipo de contador, um dos flip-flops deve ter inicialmente o valor 1 e os outros 0. Isso pode ser feito através das entradas assíncronas PRESET e CLEAR. - Contador Johnson - O contador Johnson é mostrado na figura abaixo: A tabela abaixo mostra a seqüência de contagem do contador Johnson: Pulso de Clock Q2 Q1 Q0 0 0 0 0 1 1 0 0 2 1 1 0 3 1 1 1 4 0 1 1 5 0 0 1 6 0 0 0 7 1 0 0 Circuitos Integrados de Registradores Os registradores podem ser classificados da forma com a qual seus dados são transferidos: - Entrada paralela / saída paralela – 74174, 74LS174, 74HC174; - Entrada serial / saída serial – 4731B; - Entrada paralela / saída serial – 74165, 74LS165, 74HC165; - Entrada serial / saída paralela – 74164, 74LS164, 74HC164. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 23 Existem outras versões de registradores como, por exemplo: - 74194, 74LS194, 74HC194 – registrador de deslocamento bidirecional universal de quatro bits com entrada paralela e saída paralela. - 74373, 74LS373, 74HC373, 74HCT373 – registrador de oito bits de entrada paralela e saída paralela que contém oito latches tipo D com saídas em tristate. - 74374, 74LS374, 74HC374, 74HCT374 – registrador de oito bits de entrada paralela e saída paralela que contém oito flip-flops tipo D com saídas em tristate. CONTADORES Introdução Os flip-flops têm funções ilimitadas em sistemas digitais. Podemos associá- los e utilizá-los como contadores, registradores e muitos outros circuitos. Os contadores podem ser assíncronos ou síncronos. Basicamente, a principal diferença entre eles é que o síncrono utiliza um sinal de clock comum a todos os flip-flops e o assíncrono possui um sinal de clock que é dividido até o último flip-flop.Os registradores também são arranjos de flip- flops, mas com o objetivo de armazenar, manipular e transferir dados entre outros registradores ou circuitos. CONTADORES ASSÍNCRONOS Os contadores assíncronos também são chamados de contadores por pulsação (ripple counter). Um circuito típico de um contador assíncrono é mostrado na figura abaixo: ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 24 Estado D C B A Decimal 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 1 0 1 0 10 11 1 0 1 1 11 12 1 1 0 0 12 13 1 1 0 1 13 14 1 1 1 0 14 15 1 1 1 1 15 Reinicia a contagem → 16 0 0 0 0 0 17 0 0 0 1 1 18 0 0 1 0 2 A tabela acima mostra os estados de contagem deste contador assíncrono de quatro bits. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 25 Podemos perceber que a cada 16 estados esse contador reinicia sua contagem. Então ele é um contador assíncrono módulo 16, ou seja, tem 16 estados (0000 até 1111) distintos. Equacionando: N2Módulo = Onde N é o número de flip-flops conectados (número de bits). Nos contadores assíncronos, a freqüência do clock é dividida por 2 em cada flip-flop, ou seja: na saída A teremos Clock / 2, na saída B teremos Clock / 4, na saída C teremos Clock / 8 e na saída D teremos Clock / 16. Concluindo, os contadores assíncronos são divisores de freqüência e no último flip-flop teremos a freqüência de clock dividida pelo módulo desse contador. DEMONSTRAÇÃO DETALHADA DO CONTADOR ASSÍNCRONO Observe que a saída Q de um flip-flop é um bit de saída do contador, bem como a entrada de clock do flip-flop seguinte. Apenas o clock do primeiro flip-flop é conectado a um gerador de sinal de clock. CL K Q0 Q1 Q2 Q3 ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 26 As saídas Q3, Q2, Q1 e Q0 representam um número binário de quatro bits, sendo Q3 o bit mais significativo. Se considerarmos que todos os flip-flop partem com Q=0, as formas de ondas acima mostram que uma seqüência de contagem binária de 0000 a 1111 (ou de 016 a F16) conforme os pulsos de clock são continuamente aplicados. Após a descida do 15º pulso de clock ter ocorrido, os flip-flops do contador estão com 1111. Na 16a descida, o flip-flops têm em suas saídas 0000, recomeçando a contagem. As entradas de PRESET (S) e CLEAR (R), no circuito mostrado, são ativas com nível lógico 0. Como não são utilizados, devem ser colocados em nível lógico 1. Além de ser um contador, pode-se observar também através das formas de onda, que este circuito também é um divisor de freqüência, já que a freqüência de Q0 é a metade da freqüência de CLK, a freqüência de Q1 é a metade da freqüência de Q2, e assim por diante. Resumidamente temos: fCLK = 2.fQ0 = 2.fQ1 = 2fQ2 = 2.fQ3. Por exemplo: se a freqüência de CLK for de 16KHz, teremos fQ0=8KHz; fQ1=4KHz; fQ2=2KHz; e fQ3=1KHz. A faixa de contagem destes contadores depende do número de flip-flop utilizados. A faixa de contagem vai sempre de 0 a 2n-1, onde n é o número de flip-flop. Por exemplo, se um circuito contador assíncrono possui 6 flip-flop, este contador poderá efetuar uma contagem de 0 a 26-1, ou seja de 0 a 63. Uma variação deste tipo de contador pode fazer contagens de 0 a m,sendo m um número inteiro qualquer positivo e diferente de zero. Para isto deve-se ressetar (zerar) o contador quando a contagem chegar no valor final desejado. Por exemplo, se quisermos fazer uma contagem de 0 até 10: para isto devemos utilizar no mínimo 4 flip-flop, mas como já foi visto, com 4 flip-flop o contador irá até 15. Para faze-lo contar até 10 apenas, deve-se resetá-lo quando o mesmo chegar ao número 11. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 27 Abaixo é mostrado um circuito contador assíncrono de 0 a 10. Ignorando a porta NE por um momento, podemos ver que o contador é um contador binário de 0000 a 1111. Entretanto, a presença da porta NE alterará essa seqüência como segue: a) a saída de NE está conectada nas entradas assíncronas de CLEAR dos flip-flops. Enquanto a saída da NE estiver em 1, ela não terá efeito sobre o contador. Quando ela vai para 0, no entanto, ela vai “limpar” todos os flip-flops, de modo que o contador imediatamente vai para o estado 0000. b) as entradas da porta NE são as saídas dos flip-flops e, portanto, a saída da NE vai para 0 sempre que Q3=1, Q2=0, Q1=1 e Q0=1. Somente com esta combinação das saídas Q é que a saída de NE será 0, para qualquer outra combinação das saídas Q a saída da NE será 1. Portanto, quando as saídas dos flip-flop assumirem as saídas citadas acima, os flip- flops serão ressetados, ou seja, suas saídas passarão para o estado 0. Esta condição ocorrerá quando as saídas dos flip-flops forem do estado 1010 (1010) para o estado 1011 (1110). O valor 1011 durará apenas alguns ns (nano segundos), já que assim que ele aparecer os flip-flops serão resetados. Portanto, nas prática teremos um contador de 0 a 1010. c) a seqüência de contagem é portanto: 0000 → 0001 → 0010 → 0011 → 0100 → 0101 → 0110 → 0111 → 1000 → 1001 → 1010 → 1011 ← ← ← ← ← ← ← ← ← ← ↵ ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 28 Sendo que o valor 1011, na prática não poderá ser visto, já que esta combinação dura apenas alguns ns. As formas de onda abaixo ilustram melhor o funcionamento desde contador: CLK Q0 Q1 Q2 Q3 NE O tempo em que a saída de NE fica em nível lógico baixo é muito pequeno, como já citado. No gráfico acima este tempo está fora de escala. Portanto, o valor 1011 chega a aparecer, mas em um intervalo de tempo muito pequeno que pode ser desprezado, fazendo deste contador assíncrono um contador de 0000 a 1010. Os contadores assíncronos vistos até agora são contadores crescentes. Para se construir um contador assíncrono que faça uma contagem decrescente é relativamente fácil: injeta-se nas entradas clock dos flip-flops, as saídas complementares, Q , ao invés da saída Q. O circuito abaixo mostra um contador assíncrono decrescente de 7 a 0. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 29 CONTADORES DE MÓDULO < 2N Um contador assíncrono com N flip-flops terá, no máximo, módulo 2N. Se precisarmos de um contador com módulo menor do que 2N será necessário utilizar um circuito adicional, conforme mostrado na figura abaixo: A figura mostra um contador módulo 6. Se não houvesse a porta NAND ligada nas entradas CLEAR dos flip-flops, o módulo seria 8. A seqüência de contagem é mostrada na tabela abaixo: Estado C B A Decimal 0 0 0 0 0 1 0 0 1 1 2 0 1 0 2 3 0 1 1 3 4 1 0 0 4 5 1 0 1 5 Estado temporário → necessário apenas para reiniciar a contagem 6 1 1 0 6 7 0 0 0 0 8 0 0 1 1 ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 30 Diagrama de Transição de Estados O diagrama de transição de estados é mostrado na figura abaixo: Neste diagrama, as linhas contínuas correspondem aos estados estáveis e as linhas tracejadas indicam o estado temporário. O procedimento para a construção de um contador módulo X é: - Determinar o menor número de flip-flops tal que 2N ≤ X. Se 2N = X, não é necessário conectar a porta NAND na entrada assíncrona CLEAR; - Conectar a porta NAND nas entradas assíncronas CLEAR de todos os flip-flops; - Determinar quais saídas estarão em ALTO na contagem X. Então é só conectar essas saídas nas entradas da porta NAND. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 31 CONTADORES DE DÉCADA Contadores de década ou decádicos são contadores que possuem 10 estados distintos, não importando a seqüência. Quando um contador decádico conta em seqüência de 0000 a 1001 (0 a 9), ele é chamado de contador BCD. Circuitos Integrados de Contadores Assíncronos Existem vários circuitos integrados de contadores assíncronos, tanto TTL como CMOS. O circuito integrado TTL 74LS293 é um contador com quatro flip-flops J-K. Vários circuitos TTL têm suas versões CMOS. O circuito integrado CMOS 74HC4024 é um contador com sete flip- flops que não possui correspondente TTL. CONTADORES ASSINCRONOS Contador Assíncrono Decrescente Os contadores que contam progressivamente a partir do zero são denominados contadores crescentes. Já os contadores decrescentes contam do valor máximo até zero. Um contador decrescente pode ser construído conforme mostrado na figura abaixo: ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 32 Nesse circuito vemos que o clock de cada flip-flop é acionado com a saída invertida do flip-flop anterior. Com isso a saída é invertida, ou seja, conforme a tabela abaixo: Estado C B A Decimal 0 0 0 0 0 1 1 1 1 7 2 1 1 0 6 3 1 0 1 5 4 1 0 0 4 5 0 1 1 3 6 0 1 0 2 7 0 0 1 1 8 0 0 0 0 9 1 1 1 7 O diagrama de transição de estados do contador decrescente módulo 8 fica: Atrasos de Propagação de Contadores Assíncronos Cada flip-flop de um contador assíncrono é disparado pela saída de um flip-flop anterior. Essa característica traz uma desvantagem: o tempo de atraso de propagação. Isso pode ser visto na figura abaixo: ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 33 Ao passar por um flip-flop, o sinal de clock sofre um atraso de propagação tPD e esse efeito é somado até o último flip-flop, gerando um atraso total de N x tPD, onde N é o número de flip- flops. Para que um contador assíncrono funcione de modo confiável é necessário que o atraso total de propagação seja menor que o período de clock usado, ou seja: PDclock t x N T ≥ ou ainda, em termos de freqüência máxima: PDt x N 1 max f = CONTADORES SÍNCRONOSCONTADORES SÍNCRONOSCONTADORES SÍNCRONOSCONTADORES SÍNCRONOS Como vimos, o atraso de propagação dos flip-flops dos contadores assíncronos limitam a freqüência máxima de trabalho destes componentes. Esse problema pode ser resolvido se os flip-flops mudassem de estado suas saídas no momento em que houvesse a transição de clock. Essa configuração pode ser vista na figura abaixo: Na figura acima, o sinal de clock é comum a todos os flip-flops. Com isso, o atraso de propagação será o atraso de um flip-flopsomado com o atraso da porta NAND : )()( NANDtflopflipt total atraso PDPD +−= Estado D C B A Decimal 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 1 0 1 0 10 11 1 0 1 1 11 12 1 1 0 0 12 13 1 1 0 1 13 14 1 1 1 0 14 15 1 1 1 1 15 Reinicia a contagem → 16 0 0 0 0 0 ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 34 Ainda analisando a figura vemos que o contador síncrono é mais complexo do que o contador assíncrono. Entretanto, com um atraso de propagação menor, ele pode trabalhar com freqüências maiores. Circuitos Integrados de Contadores Síncronos Podemos encontrar diversos circuitos integrados no mercado, tanto da família TTL como CMOS. Dentre eles estão: - 74LS160 / 162, 74HC160 / 162 – contadores síncronos decádicos. - 74LS161 / 163, 74HC161 / 163 – contadores síncronos módulo 16. Contadores Síncronos Decrescentes Do mesmo modo que os contadores assíncronos, os contadores síncronos podem contar decrescentemente. Para isso devemos conectar as saídas A , B e C em vez das saídas A, B e C. Contadores com Carga Paralela Contadores síncronos podem contar a partir de um valor pré-determinado pelo usuário. Isso é conhecido como carga paralela. O circuito abaixo mostra um flip-flop com circuito carga de inicialização: Quando LOAD é BAIXO, o flip-flop funcionará normalmente. Quando LOAD é ALTO, o valor de D é colocado na saída do flip-flop usando as entradas assíncronas (não depende do clock). Se fizermos isso para cada flip-flop do contador poderemos pré-determinar o valor inicial a ser ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 35 incrementado. Um exemplo prático de um contador síncrono crescente/decrescente de módulo 16 com carga paralela é o 74LS193/74HC193. Utilizando Contadores BCD Contadores BCD são bastante usados em circuitos onde pulsos devem ser contados e mostrados num display, por exemplo. A figura abaixo mostra um arranjo de contadores BCD com contagem de 000 a 999: Inicialmente todos os contadores estão em 0 e, no display, é mostrado 000. A cada borda de descida do sinal de clock, o contador de unidades é incrementado e o valor é mostrado no display. Quando o valor é 009 (1001), o próximo pulso fará com que o contador BCD de unidades vá a 0. Nesse momento também ocorrerá uma transição de 1 para 0 (borda de descida) da saída D que está ligada ao clock do contador BCD de dezenas. E agora o display mostrará o valor 010. Isso continua até 999 quando, no próximo pulso, os contadores irão para 000, iniciando novamente a contagem. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 36 Projeto de Contadores Síncronos A figura abaixo mostra um diagrama genérico de um contador síncrono: O circuito lógico de estado futuro define qual o próximo estado do contador através do estado atual. Dessa maneira podemos implementar contadores com qualquer seqüência de contagem. Apesar usarmos flip-flops J-K em nossos projetos de contadores síncronos, nada nos impede de usarmos flip-flops D, como na figura acima. O Flip-Flop J-K A tabela abaixo mostra o funcionamento do flip-flop J-K: J K Qatual Qfuturo 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 A tabela anterior relaciona as entradas J e K e a saída Qatual de modo a gerar um Qfuturo. Na verdade, na construção de contadores síncronos, nós já sabemos Qatual e Qfuturo (valores da ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 37 contagem), mas precisamos saber quais são os valores das entradas J e K que gerarão Qfuturo. Desse modo nossa tabela deverá ser: Qatual Qfuturo J K 0 0 0 x 0 1 1 x 1 0 x 1 1 1 x 0 Onde x = irrelevante. Essa tabela relaciona os estados atual e futuro da saída Q com relação às entradas J e K. Procedimento para Construção de Contadores Síncronos Projetaremos um contador síncrono usando a seqüência de contagem da tabela abaixo: C B A 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 - Definir o número de flip-flops (bits) do contador e a seqüência de contagem; - Mostrar o diagrama de transição de estados indicando todos os estados possíveis, incluindo os estados que não fazem parte da seqüência. O diagrama é mostrado na figura seguinte: ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 38 O diagrama abaixo mostra o circuito de geração do estado futuro a ser projetado. Podemos notar que as saídas A, B e C, na verdade, são as entradas desse circuito e que as entradas J e K são as saídas. - Gerar a tabela de transição de estados (estados atual e futuro): Atual Futuro JC KC JB KB JA KA C B A C B A 0 0 0 0 0 1 0 x 0 x 1 x 0 0 1 0 1 0 0 x 1 x x 1 0 1 0 0 1 1 0 x x 0 1 x 0 1 1 1 0 0 1 x x 1 x 1 1 0 0 0 0 0 x 1 0 x 0 x 1 0 1 0 0 0 x 1 0 x x 1 1 1 0 0 0 0 x 1 x 1 0 x 1 1 1 0 0 0 x 1 x 1 x 1 Onde x = irrelevante. - Encontrar as expressões lógicas que relacionam as saídas J e K com as entradas A, B e C, usando o mapa de Karnaugh. Depois da simplificação chegamos às seguintes expressões: JA = C JB = CA. JC = A.B KA = 1 KB = A + C KC = 1 O circuito final será: ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 39 CONVERSÃO ANALÓGICACONVERSÃO ANALÓGICACONVERSÃO ANALÓGICACONVERSÃO ANALÓGICA----DIGITALDIGITALDIGITALDIGITAL Introdução Um conversor A/D recebe uma tensão analógica de entrada e depois de um certo tempo produz um código digital de saída que representa a entrada analógica. Muitos tipos importantes de conversores A/D possuem um conversor D/A como parte de seus circuitos. A figura abaixo mostra o esquema básico de um tipo de conversor A/D. Funcionamento: 1) Um pulso START inicia a operação; 2) Numa taxa determinada pelo CLOCK, a unidade de controle modifica o valor armazenado no registrador; ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 40 3) O valor binário armazenado no registrador é convertido para uma tensão analógica, Vax, pelo conversor D/A; 4) O amplificador operacional compara Vax com a entrada analógica Va. Se Vax < Va, a saída do comparador fica em ALTO. Quando Vax > Va (por, no mínimo, uma tensão limiar Vt), a saída do comparador vai para BAIXO e pára o processo de modificar o número no registrador. Neste ponto Vax ≅ Va, dentro da resolução e precisão do sistema; 5) A lógica de controle sinaliza o fim da conversão (EOC). Conversor A/D de rampa digital O conversor A/D de rampa digital utiliza um contador como registrador e um sinal de clock incrementa esse contador até que Vax ≥ Va. A figura seguinte mostra o funcionamento desse tipo de conversor A/D: Precisão e Resolução de Conversores A/D Uma fonte de erro no método da rampa digital é que o tamanho do degrau ou resolução do conversor D/A interno é a menor unidade de medida. Mesmo tornando o tamanho do degrau ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 41 menor sempre haverá uma diferença entre a quantidade analógica (real) e o valor digital associado a ela. Isto é chamado erro de quantização. Esse erro pode ser minimizado aumentando-se o número de bits do contador e do conversor D/A. Tempo de Conversão tC O tempo deconversão corresponde ao intervalo de tempo entre o fim do pulso START e a ativação da saída EOC . O tempo máximo de conversão é: tc (max) = (2N-1) * Período de Clock A desvantagem do método de rampa digital é que o tempo de conversão aumenta com o número de bits. Aquisição de dados Em muitas aplicações, dados analógicos devem ser digitalizados e transferidos para o microcomputador. Este processo é chamado aquisição de dados. Numa aplicação de armazenamento (por exemplo, áudio) os dados são transferidos para a memória do computador e depois podem ser convertidos novamente em sinais analógicos. Em aplicações de controle, esses dados constituem informações e, através delas, o computador irá acionar ou não suas saídas de controle. Reconstrução de sinais digitalizados Sinais digitalizados podem ser “recuperados” usando-se conversores D/A e filtros RC passa baixa. Para sinais em baixa freqüência isso é suficiente. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 42 Conversor A/D de aproximações sucessivas Este conversor é um dos tipos mais usados, principalmente porque o tempo de conversão é muito menor que o tempo do conversor A/D de rampa. Além disso esse tempo é fixo e não depende da entrada analógica. A principal diferença desse conversor para o conversor A/D de rampa é que o conversor de aproximação sucessiva não usa contador e sim um registrador onde cada bit é modificado até que o dado contido no registrador seja o equivalente digital da entrada analógica. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 43 Como exemplo podemos considerar um conversor A/D de aproximações sucessivas de 4 bits com resolução de 1V e Va = 10,4V. Seqüência A lógica de controle limpa todos os bits no registrador (0000). Com isso, Vax = 0 e então a saída do comparador está em ALTO. O bit mais significativo é colocado em 1 pela lógica de controle (1000). Esse código produz Vax = 8V. Como Vax < Va, então a saída do comparador continua em ALTO. Este nível alto informa para a lógica de controle que o ajuste desse bit (MSB) não fez Vax exceder Va e portanto esse bit deve ser mantido em 1. Agora o próximo bit é colocado em 1 (1100). Isso gera Vax = 12V e torna Vax > Va. A saída do comparador vai para BAIXO e esso sinaliza para a lógica de controle que o valor Vax é muito grande e então a lógica de controle coloca esse bit em 0. Assim o conteúdo do registrador volta a 1000 e Vax = 8V. O próximo bit é colocado em 1 (1010) e Vax vai para 10V. Então Vax < Va, resultando nível ALTO na saída do comparador, sinalizando para a lógica de controle para manter esse bit em 1. O último bit é colocado em 1 (1011) gerando Vax = 11V. Como Vax > Va, a lógica de controle coloca esse bit em 0. Nesse instante, todos os bits foram testados e o resultado está no registrador. Esse conversor gera um equivalente digital igual a 10V, menor que a tensão analógica de entrada. Tempo de Conversão Como a operação de conversão é executada bit a bit e o processamento de cada bit corresponde a um ciclo de clock, o tempo total de conversão é: ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 44 tc = N * (Período de clock) Esse tempo é constante, não importando o valor de Va. ADC0804 - Conversor A/D de aproximações sucessivas Características: - Tem duas entradas analógicas, Vin(+) e Vin(-), para permitir entradas diferenciais. A entrada analógica real, Vin, é a diferença das tensões aplicadas nestes pinos (Vin = Vin(+) - Vin(-)). Para medições comuns, Vin(-) é conectada ao terra e a entrada analógica é Vin(+). Esse conversor utiliza Vcc = +5V como referência e entrada analógica de 0 a 5V. - A tensão analógica é convertida em uma saída digital de 8 bits. A saída digital tem um buffer tristate. A resolução é 19,6 mV. - Possui gerador de clock interno onde .R.C 1,1 1f = , onde R e C são componentes externos. - Com uma freqüência de 606 kHz, o tempo de conversão é de aproximadamente 100 µs. - Possui conexões de terra separadas para tensões digitais e analógicas. O terra digital é muito ruidoso devido às rápidas mudanças de estado do circuito. - CS (Chip Select - Seleção do Chip) - esta entrada deve estar em nível BAIXO para que as entradas \RD e \WR tenham efeito. Com CS em ALTO, as saídas digitais ficarão em alta impedância. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 45 - RD (Read - Leitura) - Sinal usado para habilitar os buffers da saída digital. Com CS = RD = 0, as saídas digitais conterão o resultado da última conversão. - WR (Write - Escrita) - Um pulso para BAIXO neste pino inicia nova conversão. - INTR (Interrupt - Interrupção) - Este sinal de saída vai para ALTO no início da conversão e para BAIXO no fim da conversão. - Vref/2 - Usado para mudar a tensão de referência. Vref / 2 Faixa Analógica de Entrada (V) Resolução (mV) Em aberto 0-5 19,6 2,25 0-4,5 17,6 2,0 0-4 15,7 1,5 0-3 11,8 - Clock Out - Um resistor é conectado neste pino para utilização do clock interno. - Clock In - Usado como entrada de clock externo ou conexão com capacitor quando se utiliza clock interno. Conversor A/D Flash É o conversor A/D de maior velocidade mas requer um número muito maior de circuitos. Por exemplo, um conversor A/D flash de 6 bits necessita de 63 comparadores analógicos enquanto uma unidade com 8 bits necessita de 255. Os resistores formam um divisor de tensão que serão utilizadas como referência para os comparadores analógicos. Se a tensão analógica Va for maior que a tensão de referência dos ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 46 comparadores, estes irão para nível BAIXO e a lógica de prioridade gerará o código correspondente. Para aumentar a resolução teríamos que aumentar o número de resistores e consequentemente dos comparadores e o tamnaho do codificador de prioridade. De um modo geral, o conversor flash é o mais rápido porque a conversão é direta mas necessita de 2N-1 comparadores e 2N resistores, além da lógica do codificador de prioridade aumentar. Tempo de conversão O conversor flash não usa clock e por isso seu tempo de conversão só depende do atraso do circuitos (comparadores e codificador). Esse tempo é menor que 20 ns. OUTROS MÉTODOS DE CONVERSÃO A/D - Conversor A/D de rampa digital crescente/decrescente (conversor A/D rastreador) Esse conversor utiliza um contador projetado para contar crescentemente sempre que Vax < Va e contar decrescentemente se Vax > Va. Assim a saída do D/A (Vax) sempre irá convergir para Va. Quando houver um cruzamento das tensões o comparador muda de estado e a lógica de controle indica fim da conversão e o valor digital está no contador. Esse tipo de conversor é mais rápido que o conversor A/D de rampa mas o tempo de conversão ainda depende de Va. - Conversor A/D de rampa dupla O conversor A/D de rampa dupla possui um dos tempos de conversão mais longos. A operação básica desse conversor envolve a carga e a descarga linear de um capacitor por meio de correntes constantes. Inicialmente, o capacitor é carregado num intervalo de tempo fixo T1 por uma corrente constante derivada da tensão analógica de entrada, Va. No final desse tempo, a tensão do capacitor será proporcional a Va. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 47 Agora o capacitor é descarregado linearmente por uma corrente constante derivada de uma tensãode referência precisa, VREF. O tempo de descarga T2 é medido por um contador e quando a descarga termina o contador pára. O valor no contador é proporcional à tensão inicial do capacitor, ou Va. As principais vantagens desse conversor A/D são: baixo custo e baixa sensibilidade ao ruído e às variações dos componentes decorrentes às mudanças de temperatura. Por ter um tempo de conversão relativamente alto, não são usados em aplicações de aquisição de dados. Esses conversores podem ser encontrados em voltímetros ou multímetros digitais. - Conversor A/D de tensão-freqüência O conversor A/D de tensão-freqüência é mais simples do que os outros conversores A/D porque não utiliza um conversor D/A. Em vez disso, ele usa um oscilador controlado à tensão linear (VCO – voltage-controlled oscillator) que produz um freqüência de saída proporcional à sua tensão de entrada. A tensão analógica a ser convertida é aplicada à entrada do VCO para gerar uma freqüência de saída. Essa freqüência é levada para um contador para ser contada por um intervalo de tempo fixo. O valor da contagem final é proporcional ao valor da tensão analógica. A principal aplicação desse tipo de conversor A/D está em ambientes industriais ruidosos onde pequenos sinais analógicos devem ser transmitidos de circuitos transdutores para um computador de controle. - Conversor A/D sigma-delta (ΣΣΣΣ-∆∆∆∆) A figura abaixo mostra o circuito básico de um conversor A/D sigma-delta: ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 48 A entrada analógica é comparada com uma amostra anterior e a diferença é integrada. A seqüência de valores digitais obtidos é processada por um filtro digital complexo e depois de várias amostragens o valor digital é colocado na saída. Para se ter um valor na saída filtro digital, a freqüência de amostragem desse conversor A/D deve ser bastante alta, normalmente centenas de vezes a freqüência máxima de entrada (oversampling). Tipicamente, uma amostra digital pode ter 24 bits de resolução. Esse tipo de conversor A/D é bastante utilizado em instrumentação, aplicações de áudio e vídeo, aquisição de dados, processamento digital de sinais (DSP), etc. CONVERSORES DIGITAIS ANALÓGICOSCONVERSORES DIGITAIS ANALÓGICOSCONVERSORES DIGITAIS ANALÓGICOSCONVERSORES DIGITAIS ANALÓGICOS Interface com o Mundo Analógico - Quantidade Digital - Valor especificado entre duas possibilidades (0 ou 1), alto ou baixo, verdadeiro ou falso. Para a lógica TTL: 0 V a 0,8 V = 0 Lógico 2 V a 5 V = 1 Lógico - Quantidade Analógica - Assume qualquer valor dentro de uma faixa contínua de valores e, mais importante, seu valor exato é significativo. Sistema Digital Interfaceando com Grandezas Analógicas ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 49 Elementos: 1- Transdutor 2- Conversor A/D 3- Sistema Digital (Controlador/Computador, etc...) 4- Conversor D/A 5- Atuador Conversão Digital Analógica (D/A) Processo pelo qual um valor representado digitalmente é convertido para uma tensão ou corrente, que é proporcional ao valor digital. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 50 VREF é utilizada para determinar a “saída de fundo de escala” ou o máximo valor que o conversor D/A pode produzir. Equacionando temos: Saída Analógica = K * Entrada Digital onde K = fator de proporcionalidade, normalmente é constante para um conversor D/A em particular conectado a uma tensão de referência fixa. Para o exemplo acima: V1 15 V15 Digital Entrada AnalógicaSaída K === - Resolução (Tamanho do Degrau) É a menor alteração que pode ocorrer na saída analógica como resultado de uma mudança na entrada digital. Para o exemplo anterior, a resolução é igual a 1V. 12 AKResolução N FS − == onde: AFS = Saída de fundo de escala N = número de bits - Resolução Percentual: porcentagem da saída de fundo de escala: 100* escala de Fundo degrau do Tamanho%)Resolução( = % 6,67 100* V15 V1%)Resolução( == ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 51 Código de Entrada BCD MSD LSD D1 C1 B1 A1 D0 C0 B0 A0 8,0 4,0 2,0 1,0 0,8 0,4 0,2 0,1 Cada grupo de código de quatro bits pode variar de 0000 a 1001, representando de 00 até 99. Conversor D/A com Amplificador Operacional 1R 0R V V-G Ganho IN OUT − == INOUT V 1R 0RV * − = Somador − ++ − + − + − −= n V* n R 0R ...3V* 3R 0R 2V* 2R 0R 1V* 1R 0RVOUT ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 52 Na figura abaixo temos um conversor D/A de quatro bits. As entradas A, B, C, D possuem valores de 0 ou 5 V. Equação : +++−= 8 AV 4 BV 2 CV DVVOUT Por exemplo, VD = VB = 5 V e VC = VA = 0 V. 6,25V 8 0 4 5 2 05VOUT −= +++−= - Resolução = peso do LSB = 5 / 8 = 0,625V ou Afs / (2N –1) = 9,375 / 15 = 0,625V - Peso de cada bit: A = 0,625 V B = 1,25 V C = 2,5 V D = 5,0 V Para Rf = 500 Ω, a saída do fundo de escala é reduzida por um fator 2 e cada peso de entrada será 2 vezes menor que os valores originais. Sendo assim, a saída de fundo de escala = -9,375 / 2 = -4,688 V. Fatores Importantes na precisão da conversão: 1) Precisão dos resistores de entrada e de realimentação (podem ser facilmente encontrados); 2) Precisão dos níveis de tensão das entradas (consegue-se com circuitos auxiliares). ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 53 Conversor D/A com saída em corrente: Admitindo-se Vref = 10V, R = 10 KΩ e RL muito menor do que R, temos: IOUT = VREF / R = 1 mA -> peso do MSB (comandado pelo bit B3). Logo: B2 -> I = 0,5 mA B1 -> I = 0,25 mA B0 -> I = 0,125 mA -> resolução do D/A Saída de fundo de escala => Iout = 1 + 0,5 + 0,25 + 0,125 = 1,875 mA. Rede R/2R Os conversores D/A que utilizam resistores ponderados tem algumas limitações na prática: os resistores dos bits mais e menos significativos tem grande diferença de valores e muitas vezes não existem resistores de precisão nas razões escolhidas. A rede R/2R é arranjada utilizando apenas 2 valores de resistores: Se analisarmos o circuito veremos que o valor Vout de saída será: Vout = - (Vref / 8) * B onde B é o valor binário (0 a 15 decimal). ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 54 Especificações de Conversores D/A - Resolução - Depende apenas do número de bits (10 bits tem maior resolução do que 8 bits); - Precisão - Definida a partir dos erros de fundo de escala e linearidade. O erro de fundo de escala é máximo desvio da saída do conversor D/A em relação ao valor esperado. O erro de linearidade é máximo desvio em tamanho do degrau do tamanho de degrau ideal. Para um conversor D/A com degrau 0,625 V e erro de linearidade de 0,01% F.S. o tamanho do degrau real poderia estar até 0,9375 mV do esperado; - Erro de Offset - Em condições ideais, a saída do conversor D/A será zero voltsquando a entrada binária for zero. Na prática, pode existir uma tensão muito pequena que será somada à tensão de saída, ocasionando o erro de offset. Muitos conversores D/A possuem um ajuste externo de offset que nos permite zerar o offset; - Tempo de Estabilização - Tempo necessário para a saída do conversor D/A ir de zero até o fundo de escala quando a entrada binária muda todos os bits de 0 para 1. Tempos de estabilização variam de 50 ns a 10 µs. Saídas em corrente são mais rápidas do que em tensão. - Monotonicidade - Um conversor D/A é monotônico se sua saída aumenta conforme a entrada binária é incrementada de um valor para o próximo. Circuito Integrado de Conversão D/A - AD7524 Características: • - 8 bits • - rede R/2R • - saída em corrente/tensão • - tempo de estabilização de 100 ns • - precisão de fundo de escala de ±0,2% F.S. • - Vref varia de 0 a +25V ou 0 a -25V ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 55 Aplicações de Conversores D/A - Controle - A saída digital de um computador pode ser convertida em um sinal de controle analógico para ajustar a velocidade de um motor ou a temperatura de um forno, ou controlar quase qualquer variável física. - Teste Automático - Sinais analógicos podem ser gerados por computadores para testes de circuitos analógicos, cuja resposta será convertida para um valor digital e será levada a um computador onde será armazenada e analisada. - Reconstrução de Sinais - Em várias aplicações um sinal analógico é digitalizado (conversão A/D) e armazenado. Um conversor D/A pode ser usado para converter dados digitalizados em sinais analógicos novamente. - Conversão A/D - Muitos conversores A/D utilizam conversores D/A em seus circuitos. - Conversores D/A Seriais - Muitas destas aplicações envolvem microprocessadores, que enviam serialmente um conjunto de bits que define qual dos conversores D/A serão usados e qual o sinal a ser convertido. EXERCÍCIOSEXERCÍCIOSEXERCÍCIOSEXERCÍCIOS Conversores A/D 1) Considere os seguintes valores para um conversor A/D tipo rampa digital: freqüência do clock = 1MHz; o conversor D/A tem saída de F.S. = 10,23V e uma entrada de 10 bits. Determine os seguintes valores: a) O equivalente digital obtido para Va = 3,728V; b) O tempo de conversão; c) A resolução deste conversor. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 56 2) Para o mesmo conversor A/D anterior, determine a faixa aproximada de tensões analógicas de entrada que produzirá o mesmo resultado digital 01011101012 = 37310. 3) Um certo conversor A/D de oito bits tem uma entrada de fundo de escala de 2,55V (isto é, Va=2,55V produz uma saída digital de 11111111). Ele tem um erro especificado de 0,1 % F.S. Determine o valor máximo pelo qual a saída Vax pode diferir da entrada analógica. 4) O que acontecerá na operação do conversor A/D de rampa digital se a entrada analógica Va for maior do que o valor de fundo de escala? 5) Um conversor A/D de aproximações sucessivas de oito bits tem uma resolução de 20 mV. Qual será sua saída digital para uma entrada analógica de 2,17V? 6) Compare os tempos máximos de conversão de um conversor A/D de rampa digital de 10 bits com um conversor A/D de aproximações sucessivas de 10 bits, no caso de ambos utilizarem a freqüência de clock de 500 kHz. 7) Um conversor A/D de rampa digital de oito bits com uma resolução de 40mV utiliza uma freqüência de clock de 2,5 MHz. Determine os seguintes valores: a) A saída digital para Va = 6,000 V; b) A saída digital para 6,035 V; c) Os tempos de conversão máximo e médio para este conversor A/D. 8) Por que as saídas digitais para os itens (a) e (b) do problema anterior são iguais? 9) Um conversor A/D tem as seguintes características: resolução de 12 bits; erro de fundo de escala de 0,03% F.S.; fundo de escala de +5 V. a) Qual é o erro de quantização em volts? b) Qual é o erro total possível em volts? 10) Para um conversor A/D tipo contador, com tamanho de degrau de 10 mV e 12 bits de resolução, determine a faixa de valores analógicos de entrada que produzirão uma saída digital de 0100011100. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 57 11) Um conversor de aproximações sucessivas de oito bits tem um fundo de escala de 2,55 V. O tempo de conversão para Va = 1 V é 80 µs. Qual será o tempo de conversão para Va = 1,5 V? 12) A figura abaixo mostra a forma de onda Vax durante um ciclo completo de conversão para um conversor A/D de aproximações sucessivas de seis bits com um tamanho de degrau de 40 mV. Examine esta forma de onda e descreva o que está ocorrendo nos instantes t0 a t5. Determine, então, a saída digital resultante. 13) Projete uma interface A/D para um termostato digital. Esse sistema deve medir com precisão (± 0,2 ºC) de 50 até 101 ºC. O sensor de temperatura fornece 0,01 V / ºC. a) Qual o número de bits e a resolução do conversor A/D em graus Celsis e em Volts, sabendo-se que 50 ºC corresponde a 0 V na saída do sensor? b) Qual é a faixa do fundo de escala da tensão na entrada? c) Que valor binário representará 72 ºC? 14) Quais as principais características dos conversores A/D tipo contador (rampa digital), aproximações sucessivas e flash? Conversores D/A 1) Um conversor D/A de cinco bits tem saída em corrente. Para uma entrada digital de 10100, uma corrente de saída de 10 mA é produzida. Qual será a corrente de saída IOUT para uma entrada digital de 11101? 2) Por que a saída de um conversor D/A não é considerada uma quantidade analógica e sim “pseudo-analógica”? ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 58 3) Se o peso de A0 da figura abaixo é 0,1V, determine: a) Tamanho do degrau b) Saída de fundo de escala e resolução percentual c) Vout para D1C1B1A1 = 0101 e D0C0B0A0 = 1000 4) Um certo conversor digital analógico BCD de 12 bits tem uma saída de fundo de escala de 9,99 V. Qual a resolução percentual. Qual o tamanho do degrau do conversor? 5) Considere que Vref = 5V para o conversor D/A na figura 9. Quais são a resolução e a saída de fundo de escala desse conversor? 6) A figura abaixo mostra um computador controlando a velocidade de um motor. A corrente analógica de 0 a 2 mA do conversor D/A é amplificada para produzir velocidades no motor de 0 a 1000 rpm (rotações por minuto). Quantos bits deveriam ser usados se o computador tivesse que ser capaz de produzir uma velocidade no motor que estivesse, no máximo, a 2 rpm da velocidade desejada? 7) Um determinado conversor D/A de oito bits tem uma saída de fundo de escala de 2 mA e um erro de fundo de escala de ±0,5% F.S. Qual é a faixa de valores de saída possíveis para uma entrada de 10000000? ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 59 8) A figura abaixo mostra um conversor D/A com saída em corrente. Com Vref = 5V, R = 20 KΩ e Rf = 10 KΩ, determine o tamanho do degrau e a tensão de fundo de escala de Vout. a) Altere o valor de Rf de modo que a tensão de fundo de escala de Vout seja –2V. b) Utilize este novo valor de Rf e determine o fator de proporcionalidade, K, na relação Vout = K(Vref * B). 9) Um conversor D/A de 8 bits produz uma tensão de saída de 2V para um código de entrada de 01100100. a) Qual será o valor de Vout para um código de entrada de 10110011? b) Determine o peso de cada bit de entrada. c) Qual é a resolução desse conversor D/A? Expresse-aem volts e em porcentagem. 10) Qual é a resolução em volts de um conversor D/A de 10 bits cuja saída de F.S. é 5V? 11) Quantos bits são necessários para um conversor D/A ter uma saída de F.S. de 10 mA com resolução menor do que 40 µA? 12) Um conversor D/A de 12 bits que utiliza código de entrada BCD (três dígitos) tem uma saída de fundo de escala de 9,99V. Determine o tamanho do degrau, a resolução percentual e o valor de Vout para um código de entrada de 011010010101. 13) Um conversor D/A de oito bits tem um erro de fundo de escala de 0,2 % F.S. Se o conversor D/A tem uma saída de fundo de escala de 10 mA, qual é o máximo que ele pode apresentar ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 60 de erro para qualquer entrada digital? Se a saída do D/A indica 50 µA para uma entrada digital de 00000001, isto está dentro da faixa de precisão especificada? (Admita que não existe erro de offset). 14) Um certo conversor D/A tem as seguintes especificações: oito bits de resolução, fundo de escala = 2,55V, offset ≤ 2 mA, precisão = ±0,1% F.S. Um teste estático neste conversor D/A produziu os resultados mostrados na tabela abaixo. Qual é a provável causa do mau funcionamento? Código de Entrada Saída 00000000 8 mV 00000001 18,2 mV 00000010 28,5 mV 00000100 48,3 mV 00001111 158,3 mV 10000000 1,289 V MMMM EEEE MMMM ÓÓÓÓ RRRR IIII AAAA SSSS Introdução: A principal vantagem dos sistemas digitais sobre os analógicos é a capacidade de armazenar grandes quantidades de informações. Esta capacidade é que torna os sistemas digitais tão versáteis e adaptáveis às diversas situações. Um dispositivo de memória conhecido é o flip-flop. Grupos de flip-flops, chamados registradores, são elementos de memória de alto desempenho que são muito usados nas operações internas de um computador. Um outro dispositivo de memória pode ser um capacitor onde os dados são armazenados como cargas. Estes dois dispositivos são os principais elementos que formadores das memórias dos sistemas digitais atuais. Definição de termos básicos: - Célula de memória – dispositivo ou circuito capaz de armazenar um bit. Por exemplo, um flip-flop, um capacitor, etc. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 61 - Palavra de memória – grupo de bits (células) em uma memória que representa instruções ou dados. - Byte – conjunto de 8 bits. - Capacidade – número de bits que podem ser armazenados em um dispositivo de memória. a) Um certo chip de memória semicondutora é especificado como 2K x 8. Quantas palavras podem ser armazenadas neste chip? Qual é o tamanho da palavra? Quantos bits esse chip pode armazenar no total? R: A memória possui capacidade de 2K = 2 x 1024 = 2048 palavras. Cada palavra tem 8 bits (um byte). O número total de bits é 2048 x 8 = 16384 bits. b) Qual das memórias armazena mais bits: uma memória de 5M x 8 ou uma memória que armazena 1M palavras com um tamanho de palavra de 16 bits? R: 5M x 8 = 5 x 1048576 x 8 = 41943040 bits 1M x 16 = 1048576 x 16 = 16777216 bits A memória de 5M x 8 armazena mais bits. - Densidade – termo relativo à capacidade. Se um dispositivo é mais denso que outro ele tem capacidade de armazenar mais bits no mesmo espaço. - Endereço – número que localiza a posição de uma palavra na memória. Endereço Conteúdo 000 Palavra 0 001 Palavra 1 010 Palavra 2 011 Palavra 3 100 Palavra 4 101 Palavra 5 110 Palavra 6 111 Palavra 7 Cada palavra tem um endereço binário específico ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 62 - Leitura ou busca – operação na qual uma palavra binária localizada numa determinada posição (endereço) de memória é detectada e transferida para outro dispositivo. - Escrita ou armazenamento – operação na qual uma nova palavra é colocada numa determinada posição de memória. - Tempo de acesso – tempo necessário entre a memória receber uma nova entrada de endereço e os dados se tornarem disponíveis na saída da memória. Este parâmetro é usado para medição de desempenho da memória. - Ciclo de Memória – intervalo mínimo entre dois acessos sucessivos à memória. - Memória volátil – tipo de memória que necessita de aplicação de energia para poder armazenar a informação. - Memória de acesso aleatório (RAM) – memória onde o tempo de acesso é o mesmo para qualquer posição. - Memória de acesso seqüencial (SAM) – memória onde, para se localizar uma determinada posição, é preciso passar por todos os endereços. Por exemplo, fitas magnéticas. - Memória de leitura e escrita (RWM) – memória que pode ser tanto lida como escrita. - Memória somente de leitura (ROM) – Memória onde as informações armazenadas só podem ser lidas. - Memória estática – tipo de memória onde os dados permanecem armazenados enquanto existir energia, sem a necessidade de atualização periódica da informação. - Memória dinâmica – tipo de memória onde os dados permanecem armazenados enquanto existir energia, mas com periódica atualização da informação (Refresh). Princípios de Operação das Memórias Independente dos tipos de memórias existentes, o princípio básico de operação é o mesmo: - Selecionar o endereço a ser acessado (leitura ou escrita); - Selecionar o tipo de operação: leitura ou escrita; - Se a operação for escrita, fornecer os dados de entrada; - Se a operação for leitura, os dados estarão disponíveis na saída; - Habilitar a memória para que a operação seja concluída e desabilitar a memória para que ela não responda às entradas de endereço e ao comando de leitura/escrita. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 63 Diagrama de uma memória de 32 x 4 Entradas de Endereços Usando a memória mostrada na figura acima, podemos notar que ela possui 5 entradas de endereço (A0 a A4). Logo existem 32 posições (2N, onde N é o nº de bits) de armazenamento que podem ser ocupadas por palavras de 4 bits (D0 a D3). A Entrada WR / Esta entrada controla a operação que deve ser realizada na memória: leitura (R – Read) ou escrita (W – Write). Quando esta entrada estiver em “1” ocorre a operação de leitura, quando em “0” ocorre a operação de escrita. Algumas memória usam os símbolos W (escrita) ou WE (habilitação de escrita) para identificar esta entrada. Habilitação da Memória (ME) A todo momento a memória possui níveis lógicos em suas entradas e o pino de habilitação de memória impede que ela responda a estes níveis lógicos, evitando assim um acesso errôneo nesta memória. Esta entrada pode ser identificada como CE (chip enable) ou CS (chip select). Exemplo: Uma determinada memória tem uma capacidade de 4K x 8. Quantas linhas de entrada/saída de dados ela tem? R: Oito, pois o tamanho da palavra é oito bits. ELETRÔNICA DIGITAL II – Curso Técnico em Eletrônica – FAETEC – ETE JOÃO LUIS DO NASCIMENTO Página 64 Quantas linhas de endereço ela tem? R: A memória armazena 4K = 4 x 1024 = 4096 palavras. Tendo em vista que 4096 = 212, logo a memória tem 12 bits (linhas) de endereço. Qual é a sua capacidade em bytes? R: Um byte tem oito bits, então esta memória tem uma capacidade de 4096 bytes. EXPANSÃO DO TAMANHO DA PALAVRA E DA CAPACIDADE Introdução: Em aplicações com memórias muitas vezes não dispomos de um chip que nos forneça o tamanho da palavra ou a capacidade necessária. Para conseguir isso devemos associar os chips de memória a fim de fornecer o tamanho da palavra ou a capacidade desejada. Expansão do Tamanho da
Compartilhar