arquitetura-1
208 pág.

arquitetura-1


DisciplinaArquitetura de Computadores3.588 materiais28.252 seguidores
Pré-visualização9 páginas
(10 \uf068s)\u200f
133 MHZ
100 MHZ
150 MHZ
133 MHZ
FREQUÊNCIA DE OPERAÇÃO DAS DDR SDRAM DA MICROM.
6.ENHANCED DRAM \u2013 EDRAM:
A MEMÓRIA EDRAM ELEVA O DESEMPENHO DA MEMÓRIA ACRESCENTANDO
UMA PEQUENA CACHE DE MEMÓRIA ESTÁTICA INTERNAMENTE AO CIRCUITO
INTEGRADO. DENTRO DESTA MESMA FILOSOFIA APARECEM AS MEMÓRIAS
CACHED DRAM (DA MITSUBISHI) E RAMBUS DRAM (DA RAMBUS INC.).
AS MEMÓRIAS CONVENCIONAIS FPM, EDO E SDRAM SÃO CONHECIDAS COMO
SISTEMAS DE CANAL LARGO, ONDE A COMUNICAÇÃO COM O PROCESSADOR
É REALIZADA NA MESMA LARGURA DE DADOS DO PROCESSADOR. ASSIM, 
MEMÓRIAS COM O PENTIUM OPERAM COM UMA LARGURA DE 64 BITS (8 BYTES).
UMA MEMÓRIA SDRAM DE 100 MHZ PODE TRANSFERIR 100x8, OU 800 MB/S.
AS MEMÓRIAS RDRAM (RAMBUS DRAM) OPERAM COM O CONCEITO DE CANAL
ESTRITO, TRANSFERINDO SOMENTE 16 BITS (2 BYTES) DE CADA VEZ PARA O
PROCESSADOR, MAS COM TAXAS BEM MAIORES. INTERNAMENTE A MEMÓRIA
POSSUI UM BARRAMENTO DE 128 BITS, MAS É DIVIDIDO EM 8 BANCOS DE 16 BITS,
PERMITINDO ASSIM 8 ACESSOS SIMULTÂNEO, INTERNAMENTE.
DESTE MODO, A CADA 10 \uf068s (100 MHZ) UMA MEMÓRIA RDRAM PODE OPERAR 
SOBRE 16 BYTES, O QUE PERMITE UMA TAXA DE 100x16, OU SEJA 1,6 GB/S. PARA
OPERAR COM O PROCESSADOR A ESTA TAXA É NECESSÁRIO O USO DE UMA
FREQUÊNCIA DE EXTERNA DE 800 MHZ (OU 400 MHZ SE AS TRANS FERÊNCIAS 
FOREM REALIZADAS NA DESCIDA E NA SUBIDA DO SINAL DE RELÓGIO.
SE NECESSÁRIO PODE-SE UTILIZAR DOIS OU QUATRO CANAIS, ELEVANDO A TAXA
PARA 3,2 GB/S OU 6,4 GB/S.
7. VRAM, RAM DE VÍDEO: 
TIPOS DE RAM ESTÁTICA:
ASYNC RAM: ESTA MEMÓRIA RAM ASSÍNCRONA É A VELHA MEMÓRIA ESTÁTICA
UTILIZADA PARA CONSTRUIR OS BANCOS DE CACHE. TIPICAMENTE ELA É
 ENCONTRADA COM TEMPOS DE ACESSO DE 20, 15 E 12 nS. ELA É MAIS RÁPIDA QUE A
DRAM. CONTUDO, PARA OS MODERNOS SISTEMAS, ELA ESTÁ COMEÇANDO A IMPOR
UM NÚMERO EXCESSIVO DE CICLOS DE ESPERA.
SYNC RAM: A SIGLA FAZ REFERÊNCIA A SRAM SÍNCRONA COM MODO RAJADA.
TRABALHA SEMELHANTE A SDRAM. COM BARRAMENTO DE 66 MHZ , OFERECE DADOS
SÍNCRONOS A VELOCIDADE DA UCP, OU SEJA, 4 DADOS CONSECUTIVOS GASTAM
2-1-1-1 PERÍODOS DE RELÓGIO. COM BARRAMENTOS ACIMA DE 66 MHZ OS ACESSOS
GASTAM 3-2-2-2 PERÍODOS DE RELÓGIO.
UTILIZADOS EM PENTIUM DE 66MHZ. Tempos de acesso: 8,5 a 12 nS
PB SRAM: SRAM COM PIPELINE DE RAJADA. O PIPELINE É CONSTRUÍDO ATRAVÉS DO
USO DE REGISTRADORES DE ENTRADA E SAÍDA. GASTA-SE UM CICLO EXTRA PARA
ATUALIZAR, MAIS UMA VEZ ATUALIZADOS PERMITE QUE O ACESSO AO PRÓXIMO
ENDEREÇO COMECE MAIS CEDO, AO MESMO TEMPO QUE A MEMÓRIA ENTREGA O
DADO DA POSIÇÃO ATUAL, OU SEJA, 3-1-1-1 CLOCKS. TIPICAMENTE OS TEMPOS DE
ACESSO VÃO DE 4,5 A 9 nS.
ESTUDO DA UNIDADE CENTRAL DE PROCESSAMENTO 8086/8088: 
1
Descrição dos pinos do 8086 (3S=três-estados ou \u201ctir-state). 
 
 
COMO SEPARAR BARRAMENTO DE ENDEREÇOS E DADOS:
PROJETO MODO MÍNIMO:
PROJETO MODO MÁXIMO:
INTERRUPÇÕES:
\u2022 "polling" (técnica onde a CPU consulta o periférico para verificar se há a disponibilidade do dado)
\u2022 interrupção: situação que requeira a atenção imediata da CPU
\u2022 princípio eletrônico das interrupções não sofreu alteração com a evolução do hardware; existe apenas a diferença no tratamento em software, que depende do modo de operação da CPU: modo real ou modo protegido
\u2022 rotina manipuladora de interrupção (ISR - Interrupt Service Routine)
\u2022 "polling" (técnica onde a CPU consulta o periférico para verificar se há a disponibilidade do dado)
\u2022 interrupção: situação que requeira a atenção imediata da CPU
\u2022 princípio eletrônico das interrupções não sofreu alteração com a evolução do hardware; existe apenas a diferença no tratamento em software, que depende do modo de operação da CPU: modo real ou modo protegido
\u2022 rotina manipuladora de interrupção (ISR - Interrupt Service Routine)
INTERRUPÇÕES:
Vetor de Interrupção é uma estrutura de dados composta de 4 bytes: 2
bytes para seletor e 2 para offset. Ele define um endereço de uma rotina
(ISR - Interrupt Service Routine) que será executada toda vez que a
interrupção correspondente ao número do vetor (0 a 255) for invocada.
Tabela de Vetores de Interrupção é um conjunto de 256 vetores de 
interrupção
Em modo protegido, a Tabela de Vetores de Interrupção é substituída
pela Tabela de Descritores de Interrupção, onde cada descritor é
composto por 8 bytes, que definem o endereço e atributos da interrupção
associados à multitarefa. As interrupções em modo protegido serão
Estudadas posteriormente.
\u2022 tipos de interrupções:
\u20221. exceções, ou interrupções pré-definidas
\u20222. interrupções por hardware
\u20223. interrupções por software
Exceções
\u2022 geradas internamente pelo processador são pré-definidas
\u2022 a NMI
Tipos de interrupções:
1. exceções, ou interrupções pré-definidas
2. interrupções por hardware
3. interrupções por software
Exceções ou interrupções pré-definidas
1. geradas internamente pelo processador são pré-definidas
2. a NMI é pré-definda mas é interrupção por hardware
INT0 Divisão por zero
INT1 Passo a Passo. TF (Trap Flag)
INT2 (NMI) Interrupção não mascarável
INT3 "Break-Point"
INT4 "Overflow"
Interrupções por software 
instrução int nn é não mascarável
Interrupções por hardware_ 
pino INTR
controlador de interrupções e IRQs
mascarável pela flag IF
instruções cli e sti
Seqüência de atendimento a uma interrupção em exceções ou interrupções por software:
a) salva PSW na pilha
b) apaga flag TF e, se for exceção, também IF
c) salva CS e IP na pilha
d) carrega novo IP a partir da tabela (endereço = 4 x nn)
e) carrega novo CS a partir da tabela (endereço = 2 + (4 x nn))
Seqüência de atendimento em interrupções por hardware:
a) primeiro *INTA, aceite do pedido
b) segundo *INTA, envia o byte de identificação
c) recebe byte indicativo do vetor de interrupção
d) salva PSW (registrador de flags) na pilha
e) apaga flags IF e TF
f) salva CS e IP na pilha
g) carrega novos valores de CS e IP
Sistema de interrupções no PC:
Interrupção não mascarável (NMI)
erro de paridade na memória do sistema
erro de co-processador (até 80286)
cheque do canal de I/O (I/O CH CK - ISA)
desabilitável pelo bit 7 do endereço 70h de I/O.
 NMI é a INT 02h
Uso de controladores de interrupção:
8259 compatível, um 8259 no PC XT
dois 8259 em cascata a partir do PC AT
Vetores de Interrupção para os Controladores 8259 no modo DOS(Real):
Interrupção por nível é aquela invocada sempre que o nível lógico da
interrupção estiver em alto. Se o pedido de interrupção demorar a ser
retirado, há o risco dela ser invocada várias vezes.
Interrupção por flanco é aquela invocada sempre que o nível lógico no
pino de interrupção mudar de nível baixo para nível alto. Após uma
interrupção ser aceita, um novo pedido só acontece se o pino de
interrupção transicionar para nível baixo e depois retornar a nível alto.
 fim da interrupção
 mov al,20h
 out 20h,al ; comando fim de interrupção para a 8259
 inicialização para atender às interrupções
a) inicializar o ponteiro da pilha SP para a área onde serão guardados
os estados e os registradores;
b) inicializar os vetores (descritores) de interrupção que serão usados;
c) inicializar o controlador de interrupções 8259, através de seus
registradores ICW ("Interrupt Command Word") e OCW ("Operation
Control Word");
d) desmascarar as interrupções;
e) ativar a flag IF para habilitar as interrupções;
f) uma interface gera um pedido de interrupção;
g) o 8259 recebe o pedido e o envia ao latch de pedidos;.
h) o 8259 envia o pedido INT pelo pino INTR da CPU;
i) a CPU responde com um pulso *INTA, que prioriza o pedido e o envia
para o Registrador em Serviço (ISR), dentro do 8259;
j) a CPU envia um segundo pulso de *INTA. O 8259 responde a esse
pulso com um valor que indica o número da interrupção; esse valor é
usado pela CPU para associar a interrupção a um vetor (descritor);
l) a CPU desabilita as interrupções, salvando na pilha o registrador