revisaoav2_orgcomp

Prévia do material em texto

ORGANIZAÇÃO DE COMPUTADORES
Aula de Revisão AV2
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
ESTRUTURA DA DISCIPLINA
AULA 1 – Fundamentos
AULA 2 – Sistemas de Numeração
AULA 3 – Representação de dados
AULA 4 – Lógica Digital
AULA 5 – Álgebra Booleana
AULA 6 – Modelo de Von Neumann
AULA 7 – Conjunto de Instruções
AULA 8 – Processador
AULA 9 – Memória
AULA 10 – Dispositivos de Entrada e Saída
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Conteúdo Programático AULA DE REVISÃO AV2
Modelo de Von Neumann
Instruções
Interrupção e Pipeline
Conceitos de memória principal e memória cache
Conceitos de E/S
Disco magnético
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
MODELO DE VON NEUMANN
Dados e instruções armazenados em uma única memória utilizada tanto para leitura quanto para escrita
Os dados armazenados na memória podem ser acessados através de endereços
A execução de um programa ocorre sequencialmente, por ordem de endereços, exceto se for feita algum desvio explicito no programa
AULA 6
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
MEMÓRIA
PROCESSADOR
ENTRADA e SAÍDA
REM / MAR
RDM / MBR
CONTROLE
Modelo de Von Neumann
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
MEMÓRIA
PROCESSADOR
ENTRADA e SAÍDA
REM / MAR
RDM / MBR
CONTROLE
Modelo de Von Neumann
DADOS
Registrador de Dados da Memória
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
MEMÓRIA
PROCESSADOR
ENTRADA e SAÍDA
REM / MAR
RDM / MBR
CONTROLE
Modelo de Von Neumann
ENDEREÇOS
Registrador de Endereços da Memória
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
MEMÓRIA
PROCESSADOR
ENTRADA e SAÍDA
REM / MAR
RDM / MBR
CONTROLE
Modelo de Von Neumann
OPERAÇÕES
(READ/WRITE)
Unidade de controle
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
MEMÓRIA
ENTRADA e SAÍDA
MODELO DE VON NEUMANN
UNIDADE DE CONTROLE
UNIDADE LÓGICA E ARITMÉTICA
REGISTRADORES
UCP
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
MEMÓRIA
ENTRADA e SAÍDA
MODELO DE VON NEUMANN
UNIDADE DE CONTROLE
UNIDADE LÓGICA E ARITMÉTICA
REGISTRADORES
UCP
Gerenciamento do fluxo interno dos dados
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
MEMÓRIA
ENTRADA e SAÍDA
MODELO DE VON NEUMANN
UNIDADE DE CONTROLE
UNIDADE LÓGICA E ARITMÉTICA
REGISTRADORES
UCP
Gerenciamento do fluxo interno dos dados
Células de memória dentro do processador
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
MEMÓRIA
ENTRADA e SAÍDA
MODELO DE VON NEUMANN
UNIDADE DE CONTROLE
UNIDADE LÓGICA E ARITMÉTICA
REGISTRADORES
UCP
Gerenciamento do fluxo interno dos dados
Células de memória dentro do processador
Execução de operações lógicas e aritméticas
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Registradores
			Tamanho da célula  Determina RDM
Célula de 32 bits  RDM com 32 bits
Tamanho da memória em células  Determina REM
Memória com 256 células  REM com 8 bits
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
INSTRUÇÕES
São as ordens que o computador entende
Cada família de processadores tem o seu próprio conjunto de instruções  instruction set
Quem usa essas instruções?
 Programador Assembly
 Compiladores
mov ax,#0x7cc ; posiciona na metade da tela
mov DI,ax ; 
seg es
mov [DI],#0x9f4F ; O
seg es
mov [DI+2],#0x9f4C ; L
seg es
mov [DI+4],#0x9f41 ; A
seg es
mov [DI+6],#0x9f21 ; !
loop1:	jmp loop1 
AULA 7
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Instruções Aritméticas e Lógicas
Instruções de Movimentação de Dados
Instruções de Transferências de Controle
Transferem dados entre registradores ou entre registrador e memória principal (MOV)
Realizam operações aritméticas (ADD, SUB ...) e lógicas (AND, OR)
Executam o desvio do fluxo sequencial do código (JMP)
Tipos de Instrução
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
CÓDIGO DA OPERAÇÃO
OPERANDO(S)
Indica que operação será executada. A quantidade de bits desse código determina o número máximo de instruções
Indica o(s) dado(s) que será(ão) manipulado(s): números, caracteres, endereços
Formato de uma Instrução
CÓDIGO DA OPERAÇÃO
opcode
OPERANDOS
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
IMEDIATO
DIRETO
INDIRETO
Utiliza um valor como operando e não um endereço na memória
MOV AX,#0x07CC	MOV [0200],#0x07CC
Indica o endereço de memória onde está o operando
Indica um ponteiro para o operando
MOV AX,[0200]
ADD AX,[BX]	
Modos de Endereçamento
Exemplo: Intel
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
O endereço do operando se refere a um registrador
MOV [0200],AX
Obtido pela soma do operando com o conteúdo de um registrador base
MOV CX, [BX+0200]
REGISTRADOR
DESLOCAMENTO
Modos de Endereçamento
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Parada
Início
Busca da 
próxima 
instrução
Executa
instrução
Ciclo de Instruções
AULA 8
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Interrupções
	HARDWARE				SOFTWARE
DISPOSITIVO ATIVA INTERRUPÇÃO
PROCESSADOR TERMINA 
INSTRUÇÃO CORRENTE
PROCESSADOR RECONHECE SINAL
PROCESSADOR COLOCA PSW E PC 
NA PILHA
PROCESSAOR CARREGA NOVO PC
SALVA REGISTRADORES
PROCESSA INTERRUPÇÃO
RESTAURA REGISTRADORES
RESTAURA PSW E PC
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
primeira instrução
Pipeline
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
O tamanho da instrução (de máquina) de certo computador é de 12 bits; os 4 bits mais significativos especificam o código da operação (opcode) e os 8 bits restantes o operando. O número máximo de instruções (operações) diferentes que esse computador pode ter é:
 
	
 
Quais as etapas da execução de uma instrução:
a) Inicio, Codificação, Busca Operandos, Fim
b) Busca, Codificação, Envio Operandos, Fim
c) Busca, Decodificação, Busca Operandos, Fim
d) Inicio, Decodificação, Envio Operandos, Fim
Exercícios
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
O tamanho da instrução (de máquina) de certo computador é de 12 bits; os 4 bits mais significativos especificam o código da operação (opcode) e os 8 bits restantes o operando. O número máximo de instruções (operações) diferentes que esse computador pode ter é:
 
	24 = 16
 
Quais as etapas da execução de uma instrução:
a) Inicio, Codificação, Busca Operandos, Fim
b) Busca, Codificação, Envio Operandos, Fim
c) Busca, Decodificação, Busca Operandos, Fim
d) Inicio, Decodificação, Envio Operandos, Fim
Exercícios
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Considerando a operação lógica X = A + B, são funções da unidade de controle e da unidade lógica e aritmética, respectivamente:
a) Efetuar a operação OR entre A e B; Localizar os operandos A e B
b) Trazer os valores de A e B para registradores; Identificar a localização de X
c) Localizar os operandos A e B; efetuar a operação lógica OR entre A e B
d) Localizar os operandos A e B; efetuar a operação lógica AND entre A e B
 
Considere um processador com pipeline ideal de 4 estágios. Se cada estágio ocupa um ciclo de processador, a execução de um programa com 10 instruções que utilizam os 4 estágios levará quantos ciclos?
 
Exercícios
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Considerando a operação lógica X = A + B, são funções da unidade de controle e da unidade lógica e aritmética,respectivamente:
a) Efetuar a operação OR entre A e B; Localizar os operandos A e B
b) Trazer os valores de A e B para registradores; Identificar a localização de X
c) Localizar os operandos A e B; efetuar a operação lógica OR entre A e B
d) Localizar os operandos A e B; efetuar a operação lógica AND entre A e B
 
Considere um processador com pipeline ideal de 4 estágios. Se cada estágio ocupa um ciclo de processador, quantos ciclos serão necessários para a execução de um programa com 10 instruções que utilizam os 4 estágios?
	1ª instrução: 4 ciclos
	Demais 9 instruções: 1 ciclo adicional para cada
	Total = 13 ciclos
 
Exercícios
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Exercícios
São funções da unidade de controle e da unidade lógico aritmética, respectivamente:
a) operações lógicas e operações matemáticas b) operações matemáticas e decodificação de instruções c) busca e decodificação de instruções d) busca de instruções e operações matemáticas  
Interrupções são:
a) tratadas em parte pelo processador e em parte pelo sistema operacional b) provocadas pelo sistema operacional c) tratada somente pelo processador d) tratadas pelo sistema operacional 
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Exercícios
São funções da unidade de controle e da unidade lógico aritmética, respectivamente:
a) operações lógicas e operações matemáticas b) operações matemáticas e decodificação de instruções c) busca e decodificação de instruções d) busca de instruções e operações matemáticas  
Interrupções são:
a) tratadas em parte pelo processador e em parte pelo sistema operacional b) provocadas pelo sistema operacional c) tratada somente pelo processador d) tratadas pelo sistema operacional 
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Hierarquia de Memórias
VELOCIDADE
CUSTO
CAPACIDADE DE
ARMAZENAMENTO
AULA 9
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
1- REM  endereço em outro registrador
2- O endereço é colocado no barramento de endereço
3- Sinal de leitura no barramento de controle
4- Decodificação de endereço e localização da célula
5- RDM  MP pelo barramento de dados
6- Outro registrador  RDM
Operação de leitura na MP
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
1- REM  endereço em outro registrador
2- O endereço é colocado no barramento de endereço
3- RDM  Outro registrador
4- Sinal de escrita no barramento de controle
5- Decodificação de endereço e localização da célula
6- MP (REM)  RDM
Operação de escrita na MP
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
O acesso a cache é transparente para a aplicação e para o sistema operacional, uma vez que todo o gerenciamento da memória cache é feito por hardware
O processador inicia a operação de leitura para o endereço desejado da Memória Principal
O sistema de controle da cache intercepta o endereço e conclui se o dado solicitado está ou não armazenado na cache. Um acerto é denominado cache hit e a falta é denominada cache miss
Se ocorrer um cache miss o controlador da memória principal é acionado para localizar o dado na memória, transferindo-o para a cache. Um novo acesso é feito a memória cache
Memória Cache
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
FIFO  First In First Out
	
	A primeira linha acessada será a primeira a sair
LRU Least Recently Used
	A linha menos recentemente acessada será a primeira a sair
Aleatório  qualquer uma pode ser escolhida
Memória Cache – Algoritmos de Substituição
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Exercício
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Exercício
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Um sistema de E/S deve ser capaz de receber e enviar informações ao meio externo e converter as informações de forma que ser tornem legíveis para o computador ou para o usuário.
Taxa de transmissão
Aplicação
Complexidade do controle
Unidade de transferência
Representação de dados
Condições de erro
Características dos dispositivos
Tornam os dispositivos diferentes 
Combinadas especificam um determinado dispositivo ou grupo
AULA 10
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Em espaço de memória
Na fase de projeto do computador é definida uma zona do endereçamento de memória que será utilizada para dispositivos de E/S
Exemplo: Processadores da família Motorola
Em espaço de E/S
Instruções especiais para manipulação de dispositivos
No projeto do processador são definidos dois espaços distintos de endereçamento:
Exemplo: Processadores da família Intel
Tipos de Endereçamento de E/S
Espaço de memória: acessado via instruções de acesso à memória (MOV) 
Espaço de E/S: acessado via instruções de acesso específicas (IN, OUT)
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Tseek = n . m +S
n = nº. de trilhas
m = constante (depende do disco) 
S = Startup time
Tatraso = 1/2r
r =velocidade de rotação
Ttrasnf= b/rN
N = qtd de bytes na trilha
O tempo T de transferência de um conjunto de dados é dado por:
T = Tseek + Tatraso +Ttransf
Disco Magnético - Medidas de Desempenho
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Considere um disco magnético com as seguintes características:
Rotação=3600 rpm 
seek time=20ms
1 setor=512 bytes
1 trilha=32 setores
Calcule o tempo de transferência de um arquivo de 128 KB armazenado de forma randômica
Exercício
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Rotação=3600 rpm seek time=20ms 1 setor=512 bytes 1 trilha=32 setores			T = Tseek + Tatraso +Ttransf
Se o arquivo é randômico é necessário posicioná-lo a cada setor
128 Kb => 217 / 29 = 28 = 256 setores
Calcular o tempos para ler um setor 
Ttransf = 60/3600 = 16,7 ms (leitura de 32 setores, ou seja 1 trilha)
			T1 = 16,7/32 = 0,5 ms  cada setor
2) Adicionar Tseek e Tatraso para cada setor:
Tatraso = 1/2r = 60/(2x3600)s = 8,3 ms
			T2 = 20+8,3+0,5 ms = 28,8 ms  cada setor
3) Multiplicar pela quantidade de setores
T = 256 x T2 = 256 x 28,8 = 7372,8 ms
 
Exercício
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
Rotação=3600 rpm seek time=20ms 1 setor=512 bytes 1 trilha=32 setores			T = Tseek + Tatraso +Ttransf
Se o arquivo é randômico é necessário posicioná-lo a cada setor
128 Kb => 217 / 29 = 28 = 256 setores
Calcular o tempos para ler um setor 
Ttransf = 60/3600 = 16,7 ms (leitura de 32 setores, ou seja 1 trilha N = b)
			T1 = 16,7/32 = 0,5 ms  cada setor
2) Adicionar Tseek e Tatraso para cada setor:
Tatraso = 1/2r = 60/(2x3600)s = 8,3 ms
			T2 = 20+8,3+0,5 ms = 28,8 ms  cada setor
3) Multiplicar pela quantidade de setores
T = 256 x T2 = 256 x 28,8 = 7372,8 ms
 
Exercício
COMPARANDO:
SEQUENCIAL = 220 MS
Tema da Apresentação
AULA DE REVISÃO AV2
ORGANIZAÇÃO DE COMPUTADORES
*
BOA PROVA!!!!
Tema da Apresentação
*
*
*
*
*
*
*
*
*
*
*
*
*