Aula 12 e 13 Blocos Combinacionais - Prof Dilmar

Prévia do material em texto

Sistemas Digitais 
Blocos Lógicos Combinacionais 
Prof. Dr. Dilmar Malheiros Meira 
Curso de Engenharia de Controle e Automação 
Curso de Engenharia Eletrônica e de Telecomunicação 
Prof. Dilmar Malheiros Meira 2 
Min-termos 
A B C m0 
0 0 0 1 
0 0 1 0 
0 1 0 0 
0 1 1 0 
1 0 0 0 
1 0 1 0 
1 1 0 0 
1 1 1 0 
12321
,...,,,
n
mmmm
m1 m2 ... m7 
0 0 0 
1 0 0 
0 1 0 
0 0 0 
0 0 0 
0 0 0 
0 0 0 
0 0 1 CBAm
CBAm
CBAm
CBAm




7
2
1
0
...
Min-termos 
Prof. Dilmar Malheiros Meira 3 
CBA
O4 O5 O6 O7O3O2O1Oo
Decodificador binário 
com 3 linhas de entrada 
Prof. Dilmar Malheiros Meira 4 
O4 O5 O6 O7O3O2O1Oo
CBA
Enable
Decodificador binário com 3 linhas de 
entrada, com habilitação (“Enable”) 
Prof. Dilmar Malheiros Meira 5 
Decodificador 
comercial 
74ALS138 
Prof. Dilmar Malheiros Meira 6 
Expansão de Decodificadores 
Prof. Dilmar Malheiros Meira 7 
Codificadores 
Sistemas Digitais 
Prof. Dilmar M. Meira 
8 
0 0 0 0 X X 
0 0 0 1 0 0 
0 0 1 0 0 1 
0 0 1 1 X X 
0 1 0 0 1 0 
0 1 0 1 X X 
0 1 1 0 X X 
0 1 1 1 X X 
1 0 0 0 1 1 
1 0 0 1 X X 
1 0 1 0 X X 
1 0 1 1 X X 
1 1 0 0 X X 
1 1 0 1 X X 
1 1 1 0 X X 
1 1 1 1 X X 
Um codificador simples 
I3 I2 I1 I0 X1 X0 
Codificador 
x1 
I3 
I2 
I1 
I0 
x0 
X1 = I2+I3 
X0 = I1+I3 
Prof. Dilmar Malheiros Meira 9 
Codificador octal para binário 
Sistemas Digitais 
Prof. Dilmar M. Meira 
10 
0 0 0 0 X X 
0 0 0 1 0 0 
0 0 1 0 0 1 
0 0 1 1 0 1 
0 1 0 0 1 0 
0 1 0 1 1 0 
0 1 1 0 1 0 
0 1 1 1 1 0 
1 0 0 0 1 1 
1 0 0 1 1 1 
1 0 1 0 1 1 
1 0 1 1 1 1 
1 1 0 0 1 1 
1 1 0 1 1 1 
1 1 1 0 1 1 
1 1 1 1 1 1 
Um codificador com prioridade 
I3 I2 I1 I0 X1 X0 
Codificador 
com 
prioridade 
x1 I3 
I2 
I1 
I0 
x0 
Vale 
𝑋1 = 𝐼2 + 𝐼3 
𝑋0 = 𝐼1 ∙ 𝐼2 + 𝐼3 
𝑉𝑎𝑙𝑒 = 𝐼3 + 𝐼2 + 𝐼1 + 𝐼0 
Prof. Dilmar Malheiros Meira 11 
Codificador com prioridade 
Prof. Dilmar Malheiros Meira 12 
Conversores de Código 
Conversor 
de código 
En-1 
En-2 
E0 S0 
Sm-1 
Sm-2 
Código de 
entrada 
(n bits) 
Código de 
saída 
(m bits) 
Prof. Dilmar Malheiros Meira 13 
Exemplo de projeto de um 
conversor de código 
Projete um circuito para converter um código de entrada em um 
código de saída, segundo a tabela abaixo: 
Código de Entrada 0 1 2 3 4 5 6 7 
Código de Saída 10 11 20 21 22 9 8 0 
Prof. Dilmar Malheiros Meira 14 
Conversor de Código 
Conversor 
de código 
E2 
E1 
E0 
S0 
S4 
S3 
Código de 
entrada 
(3 bits) 
Código de 
saída 
(5 bits) 
S2 
S1 
Prof. Dilmar Malheiros Meira 15 
Conversor de Código: Tabela-verdade 
E2 E1 E0 S4 S3 S2 S1 S0 
0 0 0 0 1 0 1 0 
0 0 1 0 1 0 1 1 
0 1 0 1 0 1 0 0 
0 1 1 1 0 1 0 1 
1 0 0 1 0 1 1 0 
1 0 1 0 1 0 0 1 
1 1 0 0 1 0 0 0 
1 1 1 0 0 0 0 0 
Prof. Dilmar Malheiros Meira 16 
Conversor de Código: Equações 
1 1 
1 
0
1
00 01 11 10
12EE
0E
1 1 
1 1 
0
1
00 01 11 10
12EE
0E
120124 EEEEES 
01120123 EEEEEEES 
Prof. Dilmar Malheiros Meira 17 
Conversor de Código: Equações 
1 1 
1 
0
1
00 01 11 10
12EE
0E
1 1 
1 
0
1
00 01 11 10
12EE
0E
1201242 EEEEESS 
01121 EEEES 
Prof. Dilmar Malheiros Meira 18 
Conversor de Código: Equações 
1 1 1 
0
1
00 01 11 10
12EE
0E
01020 EEEES 
Prof. Dilmar Malheiros Meira 19 
Conversor de Código: Circuito 
Prof. Dilmar Malheiros Meira 20 
Conversor de código BCD para 7 segmentos 
Prof. Dilmar Malheiros Meira 21 
Multiplexadores (ou “Seletores de Dados”) 
Entradas de 
Seleção 
In 
Prof. Dilmar Malheiros Meira 22 
Multiplexador de duas entradas 
I1 
 Z 
I0 S 
Prof. Dilmar Malheiros Meira 23 
Multiplexador Como Porta Lógica Universal 
I1 
 Z 
I0 S 
I1 
 Z 
I0 S 
I1 
 Z 
I0 S Vcc 
GND 
A 
A 
B 
GND 
B 
A 
Vcc 
𝑋 = 0 ∙ 𝐴 + 𝐵 ∙ 𝐴 = 𝐴 ∙ 𝐵 
𝑋 = 1 ∙ 𝐴 + 0 ∙ 𝐴 = 𝐴 
𝑋 = 𝐵 ∙ 𝐴 + 1 ∙ 𝐴 = 𝐴 + 𝐵 
Prof. Dilmar Malheiros Meira 24 
Multiplexador de quatro entradas 
Prof. Dilmar Malheiros Meira 25 
Um 
multiplexador 
comercial: 
74xx151 
Prof. Dilmar Malheiros Meira 26 
Expansão de 
multiplexadores 
I0 
 X 
I1 S 
I0 
 X 
I1 S 
I0 
 X 
I1 S 
S0 
S1 
I0 
I1 
I2 
I3 
Z 
Prof. Dilmar Malheiros Meira 27 
A B C D x 
0 0 0 0 0 
0 0 0 1 0 
0 0 1 0 1 
0 0 1 1 0 
0 1 0 0 1 
0 1 0 1 1 
0 1 1 0 1 
0 1 1 1 0 
1 0 0 0 0 
1 0 0 1 1 
1 0 1 0 1 
1 0 1 1 0 
1 1 0 0 1 
1 1 0 1 1 
1 1 1 0 1 
1 1 1 1 0 
Síntese 
Combinacional 
com 
Multiplexadores 
I – Dado um mux com quatro 
entradas de seleção. 
Prof. Dilmar Malheiros Meira 28 
A B C D x 
0 0 0 0 0 
0 0 0 1 0 
0 0 1 0 1 
0 0 1 1 0 
0 1 0 0 1 
0 1 0 1 1 
0 1 1 0 1 
0 1 1 1 0 
1 0 0 0 0 
1 0 0 1 1 
1 0 1 0 1 
1 0 1 1 0 
1 1 0 0 1 
1 1 0 1 1 
1 1 1 0 1 
1 1 1 1 0 
Síntese 
Combinacional 
com 
Multiplexadores 
II – Dado um mux com três 
entradas de seleção. 
Prof. Dilmar Malheiros Meira 29 
A B C D x 
0 0 0 0 0 
0 0 0 1 0 
0 0 1 0 1 
0 0 1 1 0 
0 1 0 0 1 
0 1 0 1 1 
0 1 1 0 1 
0 1 1 1 0 
1 0 0 0 0 
1 0 0 1 1 
1 0 1 0 1 
1 0 1 1 0 
1 1 0 0 1 
1 1 0 1 1 
1 1 1 0 1 
1 1 1 1 0 
Síntese 
Combinacional 
com 
Multiplexadores 
III – Dado um mux com duas 
entradas de seleção. 
Prof. Dilmar Malheiros Meira 30 
A B C D x 
0 0 0 0 0 
0 0 0 1 0 
0 0 1 0 1 
0 0 1 1 0 
0 1 0 0 1 
0 1 0 1 1 
0 1 1 0 1 
0 1 1 1 0 
1 0 0 0 0 
1 0 0 1 1 
1 0 1 0 1 
1 0 1 1 0 
1 1 0 0 1 
1 1 0 1 1 
1 1 1 0 1 
1 1 1 1 0 
Síntese 
Combinacional 
com 
Multiplexadores 
IV – Dado um mux com uma 
única entrada de seleção. 
Prof. Dilmar Malheiros Meira 31 
Demultiplexadores (ou “Distribuidores de dados”) 
On 
Prof. Dilmar Malheiros Meira 32 
O4 O5 O6 O7O3O2O1Oo
CBA
Enable
Demultiplexador 
Entrada 
de dados