Aula 17 Latches e Aplicações - Prof Dilmar

Prévia do material em texto

Prof. Dilmar Malheiros Meira 
Curso de Engenharia de Controle e Automação 
Latches 
e suas aplicações 
Curso de Engenharia Eletrônica e de Telecomunicação 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
2 
Circuitos Combinacionais 
vs. 
 Circuitos Seqüenciais 
Circuitos combinacionais – os níveis lógicos das saídas num dado instante 
dependem apenas dos níveis lógicos das entradas naquele instante. 
Circuitos seqüenciais – os níveis lógicos das saídas num dado instante 
dependem dos níveis lógicos das entradas naquele instante e também dos 
estados assumidos pelo circuito no passado. 
Circuito 
lógico X 
a 
b 
c 
d 
e 
f 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
3 
A capacidade de 
distingue os circuitos 
seqüenciais dos 
circuitos 
combinacionais. 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
4 
Diagrama geral de um sistema digital 
Portas lógicas 
combinacionais 
Elementos de 
memória 
Variáveis secundárias 
(indicam estado atual do sistema) 
Entradas 
Variáveis primárias 
Saídas 
Variáveis de excitação 
(indicam o próximo estado do sistema) 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
5 
Circuito Seqüencial 
Especificado por uma 
seqüência temporal de 
entradas, saídas e 
estados internos 
Síncrono 
A mudança de 
estados internos 
ocorre em resposta a 
pulsos de relógio 
sincronizados. 
 
Assíncrono 
Não usa pulsos de 
relógio. 
A mudança de estados 
internos ocorre quando 
há mudança nas 
variáveis de entrada. 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
6 
Diagrama de Transições de Estados 
A 
0/0 1/0 B 1/0 
D 
1/1 0/1 C 1/1 
0/1 0/0 
Estado do 
sistema 
Entrada/saída 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
7 
“Latch” (Trinco) SR (ou SC) com portas NAND 
• Estado de repouso das entradas no nível ALTO. 
• Existem dois estados possíveis quando SET = RESET = 1. O estado real vai depender 
do que aconteceu anteriormente nas entradas. 
• Para ligar o trinco (“Setar” o “latch”): pulso BAIXO em SET. 
• Para reinicializar o trinco (“Resetar” o “latch”): pulso BAIXO em RESET. 
Q
Q
S
R
Entradas Saídas 
Ação 
SET RESET 
0 0 1 1 Proibido 
0 1 1 0 Ativa a saída 
1 0 0 1 Desativa a saída 
1 1 Memória 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
8 
“Latch” SR com portas NAND 
R Q
S
Q
Q Q
aQ aQ
Q
Q
S
R
Sistemas Digitais I 
Prof. Dilmar M. Meira 
9 
Uso de “Latch” para eliminar o efeito da 
trepidação de contato (“bounce”) 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
10 
“Latch” SR com habilitação (“Enable”) 
Entradas ativas em “1” (repouso nível Baixo) 
 
Quando ENABLE = 0 não é possível mudar o estado do “latch”. 
 
Quando ENABLE = 1 o “latch” funciona como um “latch” RS comum . 
Q
Q
S
R
Set 
Reset 
Enable 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
11 
Entradas Saídas Ação 
0 x x 
Memória 
1 0 0 
1 0 1 0 1 Desativa a saída 
1 1 0 1 0 Ativa a saída 
1 1 1 1 1 Proibido 
“Latch” SR com habilitação (“Enable”) 
Q Q
aQ aQ
R Q
S
Q
E
Enable
SET RESET
aQ aQ
Q
Q
S
R
Set 
Reset 
Enable 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
12 
Latch Tipo “D” 
Entrada D altera o estado do latch quando ENABLE = 1 
 
Quando ENABLE = 0 não é possível mudar o estado do latch. 
 
Não há estados proibidos 
Q
Q
S
R
SR com “Enable” 
SR 
Enable 
D 
Entradas Saídas 
Ação 
Enable D 
0 x Memória 
1 0 0 1 
Transparente 
1 1 1 0 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
13 
“Latch” tipo “D” 
Q
D Q
E
Q Q
aQ aQ
Q
Q
S
R
SR com “Enable” 
SR 
Enable 
D 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
14 
“Latches” com portas NOR 
Entradas Saídas 
Ação 
E D 
0 x Mem 
1 0 0 1 
Transp 
1 1 1 0 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
15 
Registradores com “Latches” 
Q Q
aQ
aQ
1D 1E
1Q
1Q
3D 3E
3Q
3Q
2D 2E
2Q
2Q
0D 0E
0Q
0Q