Aula 20 e 21 Maquinas de estados finitos - Prof Dilmar

Prévia do material em texto

Sistemas Digitais I 
Prof. Dilmar Malheiros Meira 
Instituto Politécnico 
Máquinas de Estados Finitos 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
2 
Diagrama geral de um sistema digital 
Sistema 
combinacional 
Elementos de 
memória 
Variáveis secundárias 
(indicam estado atual do sistema) 
Entradas 
Variáveis primárias 
Saídas 
Variáveis de excitação 
(indicam o próximo estado do sistema) 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
3 
Diagrama geral de um sistema digital 
síncrono 
Sistema 
combinacional 
Elementos de 
memória 
Entradas 
Saídas 
Clock Reset 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
4 
Máquinas de Estados Finitos (*) 
Uma máquina de estados é um sistema que pode ser descrito em termos de 
um conjunto de estados nos quais ele pode entrar. 
 
Uma máquina de estados deve ter um conjunto de entradas e um conjunto de 
saídas. 
 
Quando está em um estado, o sistema deve ser capaz de permanecer nesse 
estado por algum tempo, mesmo quando suas entradas mudam de valor. 
 
Enquanto muda de um estado para outro estado, o próximo estado a ser 
atingido depende da combinação de valores da entrada e do estado atual. 
 
As saídas dependem da combinação de valores da entrada e do estado atual. 
(*) T.L. Booth, Sequential Machines and Automata Theory. New York: John Wiley and Sons, 1967 . 
 D.J. Comer, Digital Logic and State Machine Design, Third Edition, New York: Oxford University 
Press, 1995. 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
5 
Máquina de 
Estados 
Finitos 
Saídas 
Lógica do Próximo 
Estado 
Elementos de 
memória 
Entradas Clock Reset 
Lógica de Saída 
Sistema 
Combinacional 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
6 
Máquina de 
Estados 
Finitos tipo 
Mealy 
Saídas 
Lógica do Próximo 
Estado 
Elementos de 
memória 
Entradas Clock Reset 
Lógica de Saída 
Sistema 
Combinacional 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
7 
Máquina de 
Estados 
Finitos tipo 
Moore 
Saídas 
Lógica do Próximo 
Estado 
Elementos de 
memória 
Entradas Clock Reset 
Lógica de Saída 
Sistema 
Combinacional 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
8 
Diagrama de Estados 
V.A. Pedroni, Digital Electronics and Design with VHDL. Burlington, USA: Morgan Kaufman, 2008. 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
9 
Diagramas de Estados 
J.F. Wakerly, Digital Design: Principles & Practices, 3rd ed. Upper Saddle River, USA: Prentice Hall, 2001. 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
10 
Diagramas de Estados 
J.F. Wakerly, Digital Design: Principles & Practices, 3rd ed. Upper Saddle River, USA: Prentice Hall, 2001. 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
11 
Projeto de Máquinas de Estados 
Finitos 
 Diagrama de estados 
 Tabelas-verdade 
 Mapas de Karnaugh 
 Expressões algébricas 
 Circuitos 
Exemplo: 
 
Projetar um sistema para 
gerar em sua saída X um 
pulso de duração igual a 
um período do sinal de 
clock quando a entrada 
A permanecer no nível 
alto durante duas ou 
mais transições positivas 
sucessivas do sinal de 
clock. 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
12 
S0 
X=0 
S3 
X=0 
S2 
X=1 
S1 
X=0 
A=0 
A=1 
A=1 
A=0 
A=1 
A=0 
A=1 
A=0 
Reset 
Diagrama de estados 
Tabelas-verdade 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
13 
S0 
X=0 
S3 
X=0 
S2 
X=1 
S1 
X=0 
A=0 
A=1 
A=1 
A=0 
A=1 
A=0 
A=1 
A=0 
Reset 
Diagrama de estados 
Q1 Q0 A D1 D0 X 
0 0 0 0 0 0 
0 0 1 0 1 0 
0 1 0 0 0 0 
0 1 1 1 0 0 
1 0 0 0 0 1 
1 0 1 1 1 1 
1 1 0 0 0 0 
1 1 1 1 1 0 
Equações 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
14 
Q1 Q0 A D1 D0 X 
0 0 0 0 0 0 
0 0 1 0 1 0 
0 1 0 0 0 0 
0 1 1 1 0 0 
1 0 0 0 0 1 
1 0 1 1 1 1 
1 1 0 0 0 0 
1 1 1 1 1 0 
)01(
)1()0(0
)1()0(1
QQX
AQAQD
AQAQD



Circuito 
Sistemas Digitais I 
Prof. Dilmar M. Meira 
15 
)01(
)1()0(0
)1()0(1
QQX
AQAQD
AQAQD


