Mapas de Karnaugh

Prévia do material em texto

INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE 
SÃO PAULO 
 
 
DANIEL RONEI DE SÁ – 1575031 
LEONARDO BAGGIO – 1572083 
MATHEUS BATISTA – 1575058 
 
 
 
MAPAS DE KARNAUGH 
 
 
 
 
 
 
 
 
 
 
 
 
 
SÃO PAULO 
2° SEMESTRE 2016 
 
 
Relatório técnico apresentado como requisito 
parcial para obtenção de aprovação na disciplina 
T3LD1 – Laboratório de Eletrônica Digital 1, no 
Curso de Engenharia Eletrônica, no Instituto 
Federal de Educação, Ciência e Tecnologia de 
São Paulo. 
Prof. Me. Alexandre de Jesus Aragão 
 
1. OBJETIVO 
 Analisar e entender as etapas de elaboração de circuitos digitaiscombinacionais. 
Utilizar Mapas de Karnaugh para simplificar expressões lógicas. Entender o Conceito 
de Unidade lógica de comparação. 
2. INTRODUÇÃO TEÓRICA 
O mapa de Karnaugh é um método gráfico usado para simplificar uma equação lógica 
ou para converter uma tabela-verdade no seu circuito lógico correspondente, de uma 
forma simples e metódica. Embora um mapa de Karnaugh (daqui por diante abreviado 
como mapa K) possa ser usado em problemas que envolvem qualquer número de 
variáveis de entrada, sua utilidade prática está limitada a cinco ou seis variáveis. A 
apresentação a seguir está restrita a problemas com até quatro entradas, visto que 
resolver problemas com cinco ou seis entradas é demasiadamente complicado, sendo 
melhor solucioná-los por meio de um programa de computador. 
 Assim como uma tabela-verdade, o mapa K é um meio de mostrar a relação 
entre as entradas lógicas e a saída desejada. As figuras 1(“a”, “b” e “c”) mostram três 
exemplos de mapas K, para duas, três e quatro variáveis, em conjunto com as tabelas-
verdade correspondentes. Esses exemplos ilustram os seguintes pontos importantes: 
(1) a tabela-verdade fornece o valor da saída X para cada combinação de valores de 
entrada. O mapa K fornece a mesma informação em um formato diferente. Cada linha 
na tabela-verdade corresponde a um quadrado no mapa K. Por exemplo, na figura 1(a), 
a condição ܣ = 0, ܤ = 0, na tabela-verdade, corresponde ao quadrado ̅ܣܤത no mapa K. 
Visto que a tabela-verdade mostra ܺ = 1 para esse caso, é colocado um 1 no quadrado 
̅ܣܤത no mapa K. Da mesma forma, a condição ܣ = 1, ܤ = 1 na tabela-verdade 
corresponde ao quadrado ܣܤ no mapa K. Visto que ܺ = 1 nesse caso, um 1 é colocado 
no quadrado ܣܤ. Todos os outros quadrados são preenchidos com 0s. Essa mesma ideia 
é usada nos mapas de três ou quatro variáveis mostrados nas figuras 1(“b” e “c”). 
(2) Os quadrados do mapa K são nomeados de forma que quadrados adjacentes 
horizontalmente difiram apenas em uma variável. Por exemplo, o quadrado do canto 
superior esquerdo no mapa de quatro variáveis é ̅ܣܤതܥ̅ܦഥ, enquanto o quadrado 
imediatamente à direita é ̅ܣܤതܥ̅ܦ (apenas a variável ܦ é diferente). Da mesma forma, 
quadrados adjacentes verticalmente diferem apenas em uma variável. Observe que cada 
quadrado da linha superior é considerado adjacente ao quadrado correspondente na 
linha inferior. Por exemplo, o quadrado ̅ܣܤതܥܦ na linha superior é adjacente ao 
quadrado ܣܤതܥܦ na linha inferior, visto que um difere do outro apenas na variável ܣ. 
 
Figura 1(a) – Mapa K de duas entradas. 
 
Figura 1(b) – Mapa K de três entradas. 
 
Figura 1(c) – Mapa K de quatro entradas. 
(3) Para que os quadrados adjacentes, tanto na vertical quanto na horizontal, difiram 
apenas de uma variável ܣ, as denominações, de cima para baixo, têm de ser feitas na 
ordem mostrada: ̅ܣܤത, ̅ܣܤ, ܣܤ, ܣܤത . O mesmo se aplica às denominações de variáveis da 
esquerda para a direita: ܥ̅ܦഥ, ܥ̅ܦ, ܥܦ, ܥܦഥ. 
(4) Uma vez que um mapa K tenha sido preenchido com 0s e 1s, a expressão na forma 
de soma-de-produtos para a saída ܺpode ser obtida fazendo-se a operação OR dos 
quadrados que contêm 1. No mapa de três variáveis na figura 1(b), os quadrados 
̅ܣܤതܥ̅, ̅ܣܤതܥ, ̅ܣܤܥ̅ eܣܤܥ̅ contém 1, de forma que ܺ = ̅ܣܤതܥ̅ + ̅ܣܤതܥ + ̅ܣܤܥ̅ + ܣܤܥ̅. 
 A expressão para a saída X pode ser simplificada combinando adequadamente os 
quadros do mapa K que contêm 1. O processo de combinação desses 1s é denominado 
agrupamento, sendo que só é possível agrupar quantidades de 1s na base 2 (ex: 
2଴, 2ଵ, 2ଶ, 2ଷ, … , 2௡) como exemplificado nas figuras 2, 3 e 4. 
 
Figura 2 – Agrupamento de pares (2¹). 
 
Figura 3 – Agrupamento de quatro quadros (2²). 
 
Figura 4 – Agrupamento de octetos (2³). 
 Quando uma variável aparece nas formas complementada e não-complementada 
em um agrupamento, tal variável é eliminada da expressão. As variáveis que não se 
alteram para todos os quadros do agrupamento têm de permanecer na expressão final, 
sendo que quanto maior for o agrupamento, maior será a quantidade de variáveis 
eliminadas. 
 Alguns circuitos lógicos podem ser projetados de forma que existam certas 
condições de entrada para as quais não existem níveis de saída especificados, 
normalmente porque essas condições de entrada nunca ocorrerão. Em outras palavras, 
existem certas combinações para os níveis de entrada em que é irrelevante (don’t-care) 
se a saída é nível ALTO ou BAIXO, nestes casos a saída não é especificada nem como 
0 nem como 1, mas sim como x, sendo que o projetista de circuito está livre para fazer a 
saída ser 0 ou 1, nas condições de irrelevância, podendo assim gerar uma expressão de 
saída mais simples. Por exemplo, na figura 5 é mostrada uma tabela verdade em que 
possui condições de irrelevância (x) nas combinações 1,0,0 e 0,1,1. Nesse caso, o 
projetista deve ser alterar o x no quadrado ܣܤതܥ̅ para 1 e o x no quadrado ̅ܣܤܥ para 0, 
visto que isso produz um quarteto que pode ser agrupado para gerar uma saída igual a 
ܣ. 
 
Figura 5 – Condições de irrelevância. 
 Sempre que ocorrerem condições de irrelevância, temos de decidir qual x será 
alterado para 0 e qual será alterado para 1, para gerar o melhor agrupamento no mapa K. 
 
 
3. PROCEDIMENTO EXPERIMENTAL 
3.1 Material Utilizado 
 01 Circuito Integrado 7400 (Porta NAND – MED50). 
 01 Circuito Integrado 7402 (Porta NOR – MED50). 
 01 Circuito Integrado 7408 (Porta AND – MED50). 
 01 Circuito Integrado 7432 (Porta OR – MED50). 
 01 Circuito Integrado 7486 (Porta XOR – MED52). 
 01 Circuito Integrado 74266 (Porta XNOR – MED52). 
 01 Circuito Integrado 7404 (Porta NOT – MED52). 
 01 Fonte de alimentação DC (LEG2000). 
 01 Gerador de Sinais (LEG2000) 
 Led’s e resistores para monitoramento dos níveis lógicos (LEG2000). 
 
 
 
 
3.2 Procedimentos Experimentais 
 A primeira parte do experimento foi a montagem da tabela verdade de um 
comparador de magnitude de 2 bits com 4 entradas (Aଵ: A଴e Bଵ: B଴) e 6 saídas 
conforme a tabela 1. Para realizar a tabela verdade foi utilizado 0 para quando a 
informação era falsa e 1 para quando a informação era verdadeira. 
 
 
Tabela 1 – Tabela verdade do Comparador de Magnitude de 2 bits. 
ۯ૚ ۯ૙ ۰૚ ۰૙ ۯ > ܤ ۯ = ۰ ۯ < ܤ ۯ ≥ ۰ ۯ ≤ ۰ ۯ ≠ ۰ 
0 0 0 0 0 1 0 1 1 0 
0 0 0 1 0 0 1 0 1 1 
0 0 1 0 0 0 1 0 1 1 
0 0 1 1 0 0 1 0 1 1 
0 1 0 0 1 0 0 1 0 1 
0 1 0 1 0 1 0 1 1 0 
0 1 1 0 0 0 1 0 1 1 
0 1 1 1 0 0 1 0 1 1 
1 0 0 0 1 0 0 1 0 1 
1 0 0 1 1 0 0 1 0 1 
1 0 1 0 0 1 0 1 1 0 
1 0 1 1 0 0 1 0 1 1 
1 1 0 0 1 0 0 1 0 1 
1 1 0 1 1 0 0 1 0 1 
1 1 1 0 1 0 0 1 0 1 
1 1 1 1 0 1 0 1 1 0 
 
 A próxima etapa do experimento foi a montagem das equações de saídas do 
comparador. Quando analisado as saídas, fica evidente a possibilidade de se obter as 4 
ultimas saídas através das equações das 2 primeiras, portanto primeiro foi encontrado a 
equações de Mintermos da saída A>B: 
F(A, B, C, D) = Σ୫(4, 8, 9, 12, 13, 14) = mସ + m଼ + mଽ + mଵଶ + mଵଷ + mଵସ
= AഥBCതDഥ + ABഥCതDഥ+ ABഥCതD + ABCതDഥ + ABCതD + ABCDഥ 
 Em seguida foi encontrado a equação de Mintermos para A=B: 
F(A, B, C, D) = Σ୫(0, 5, 10, 15) = m଴ + mହ + mଵ଴ + mଵହ
= AഥBഥCതDഥ + AഥBCതD + ABഥCDഥ + ABCD 
 Com as duas primeiras funções encontradas, fica possível encontrar as demais, 
onde: 
A < ܤ = A > ܤ + ܣ = ܤതതതതതതതതതതതതതതതതതതത 
A ≥ B = A < ܤതതതതതതതത 
A ≤ B = A > ܤതതതതതതതത 
A ≠ B = A = Bതതതതതതതത 
 Com as funções encontradas, foram utilizados mapas de Karnaugh e Álgebra de 
Boole e suas propriedades para simplificar as equações. Para a equação A>B = AഥBCതDഥ +
ABഥCതDഥ + ABഥCതD + ABCതDഥ + ABCതD + ABCDഥ, usando mapa da Karnaugh, conforme figura 
6, temos: 
 
Figura 6 – Mapa de Karnaugh para Simplificação da equação da saída A>B. 
 Fazendo os agrupamentos, chegamos na equação simplificada: S = ACത + BCതDഥ +
ABDഥ. 
 Para a equação de A=B, foi utilizado Álgebra de Boole para sua simplificação: 
S = AഥBഥCതDഥ + AഥBCതD + ABഥCDഥ + ABCD → AഥCത(BഥDഥ + BD) + AC(BഥDഥ + BD) = 
= AഥCത(B ⊙ D) + AC(B ⊙ D) = (A ⊙ C) + (B ⊙ D). 
 Com as simplificações concluídas, foi possível chegar no circuito, que seria 
montado utilizando as uma placa de cada modelo (MED50 e MED52), conforme figura 
7. 
 
 Figura 7 – Circuito Simplificado para Comparador de Magnitude de 2 bits. 
 A partir do circuito simplificado, foi montado o experimento, para que fosse 
possível comprar com o projeto proposto. A tabela verdade obtido pode ser visto na 
Tabela 2. 
Tabela 2 – Tabela verdade do Circuito Simplificado do Comparador de Magnitude de 2 bits. 
ۯ૚ ۯ૙ ۰૚ ۰૙ ۯ > ܤ ۯ = ۰ ۯ < ܤ ۯ ≥ ۰ ۯ ≤ ۰ ۯ ≠ ۰ 
0 0 0 0 0 1 0 1 1 0 
0 0 0 1 0 0 1 0 1 1 
0 0 1 0 0 0 1 0 1 1 
0 0 1 1 0 0 1 0 1 1 
0 1 0 0 1 0 0 1 0 1 
0 1 0 1 0 1 0 1 1 0 
0 1 1 0 0 0 1 0 1 1 
0 1 1 1 0 0 1 0 1 1 
1 0 0 0 1 0 0 1 0 1 
1 0 0 1 1 0 0 1 0 1 
1 0 1 0 0 1 0 1 1 0 
1 0 1 1 0 0 1 0 1 1 
1 1 0 0 1 0 0 1 0 1 
A>B
A=B
A<B A≥B
A≤B
A≠B
A1 A0 B1 B0
1 1 0 1 1 0 0 1 0 1 
1 1 1 0 1 0 0 1 0 1 
1 1 1 1 0 1 0 1 1 0 
 
 
5. QUESTÕES 
1. Projete um circuito com as entradas A(Aଵ: A଴) e B(Bଵ: B଴) cuja saída P(PଷPଶPଵP଴) 
seja o produto das entradas. 
Resolução: 
 Primeiro foi preenchido a tabela verdade, conforme tabela 3. 
Tabela 3 – Tabela verdade do Circuito Proposto. 
ۯ૚ ۯ૙ ۰૚ ۰૙ ۾૜۾૛۾૚۾૙ 
0 0 0 0 0000 
0 0 0 1 0000 
0 0 1 0 0000 
0 0 1 1 0000 
0 1 0 0 0000 
0 1 0 1 0001 
0 1 1 0 0010 
0 1 1 1 0011 
1 0 0 0 0000 
1 0 0 1 0010 
1 0 1 0 0100 
1 0 1 1 0110 
1 1 0 0 0000 
1 1 0 1 0011 
1 1 1 0 0110 
1 1 1 1 1001 
 
 
 
Com a tabela verdade, foi possível encontrar a função de saída de Pଷ, Pଶ , Pଵ e P଴. 
P଴ = F(A, B, C, D) = Σ୫(5, 7, 13, 15) = mହ + m଻ + mଵଷ + mଵହ =
= AഥBCതD + AഥBCD + ABCതD + ABCD 
Pଵ = F(A, B, C, D) = Σ୫(6, 7, 9, 11, 13, 14) = m଺ + m଻ + mଽ + mଵଵ + mଵଷ + mଵସ 
 = AഥBCDഥ + AഥBCD + ABഥCതD + ABഥCD + ABCതD + ABCDഥ 
Pଶ = F(A, B, C, D) = Σ୫(10, 11, 14) = mଵ଴ + mଵଵ + mଵସ = 
 = ABഥC + ACDഥ 
Pଷ = F(A, B, C, D) = Σ୫(15) = mଵହ = ABCD 
 Com as equações encontradas, foi utilizado mapas de Karnaugh para simplificar. 
Para a função de P଴, de acordo com a figura 8, temos: 
 
Figura 8 – Mapa de Karnaugh para Simplificação da equação da saída P଴ 
 Logo, a forma simplificada da função de P଴é: S = BD. O mesmo foi feito para a 
função de Pଵ, conforme figura 9. 
 
Figura 9 – Mapa de Karnaugh para Simplificação da equação da saída Pଵ 
Logo, a forma simplificada da função de Pଵ é:S = ACതD + ABഥD + AഥBC + BCDഥ. O 
mesmo foi feito para a função de Pଶ, conforme figura 10. A forma simplificada de Pଶ 
ficou: S = ABഥC + ACDഥ. 
 
 
Figura 10 – Mapa de Karnaugh para Simplificação da equação da saída Pଶ 
Com as simplificações realizadas, foi possível montar o circuito correspondente 
a tabela verdade, conforme figura 11. 
 
Figura 11 – Circuito Simplificado para o projeto proposto. 
2. Use mapas de Karnaugh para simplificar as seguintes expressões: 
a) ݂(ܣ, ܤ, ܥ, ܦ) = ∏ (0, 5, 7, 13, 14, 15)ெ 
 
A1 A0 B1 B0
P0
P1
P2
P3
 
 
Figura 12 – Mapa de Karnaugh da questão 2-a 
Tabela 4–Tabela-verdade da questão 2-a. 
 
 
Com isso, temos que a expressão na saída ficará como soma de produtos: 
S = AഥBDഥ + ACതDഥ + BഥD + BഥC 
 
b) ݂(ܣ, ܤ, ܥ, ܦ) = ∑ ( 1, 4, 7,10,13) + ݀(5,14,15)௠ 
 
 
 
Figura 13 – Mapa de Karnaugh da questão 2-b. 
 
 
Tabela 5–Tabela-verdade da questão 2-b. 
 
 
Com isso, temos que a expressão na saída ficará como soma de produtos: 
S = AഥCതD + AഥBCത + ACDഥ + BD 
 
6. CONCLUSÃO 
 Com este experimento foi possível verificar de que o processo do mapa de 
Karnaugh possui diversas vantagens sobre o método algébrico, sendo ele mais 
ordenado, com passos bem definidos quando comparado ao processo de tentativa e erro 
que é utilizado algumas vezes na simplificação algébrica, normalmente o método do 
mapa de Karnaugh requer menos passos, em especial para expressões que contenham 
muitos termos. 
 Utilizando o mapa de Karnaugh fica mais simples e fácil o projeto de circuitos 
lógicos, quando comparado ao método algébrico, porém quando o circuito precisa ou 
possui mais que seis entradas o método passa a ser inviável pela dificuldade de 
identificação da posição das variáveis, se estão verticalmente ou horizontalmente 
adjacentes, nestes casos são utilizados programas de computador para resolução do 
problema. 
 
7. BIBLIOGRAFIA 
CAPUANO, Francisco G.; IDOETA, Ivan Valeije. Elementos de Eletrônica Digital. 
40ª ed. São Paulo: Érica, 2000. 
TOCCI, R.J. &WIDMER,N.S. Sistemas digitais: princípios e aplicações. 11a ed, 
Prentice-Hall, 2011.