Apostila EletronicaII Rev6

Prévia do material em texto

ELETRÔNICA II 
 
 
 
 
 
 
 
 
Prof. Sidney José Montebeller 
Sumário 
 2 
1. Revisão de Circuitos Combinatórios ............................................ 11 
1.1. Conceitos Introdutórios....................................................................................11 
1.1.1. Grandezas Analógicas e Digitais ............................................................11 
1.1.2. Sistemas Analógicos e Digitais ...............................................................11 
1.1.3. Sistemas de Numeração Digital..............................................................11 
1.2. Representação de Quantidades Binárias ........................................................12 
1.3. Circuitos Digitais/Circuitos Lógicos..................................................................13 
1.4. Sistemas de Numeração e Códigos ................................................................14 
1.4.1. Relacionando as Representações ..........................................................16 
1.5. Portas Lógicas e Álgebra Booleana ................................................................16 
1.5.1. Operação Lógica OR (OU)......................................................................16 
1.5.2. Operação Lógica AND (E) ......................................................................17 
1.5.3. Operação Lógica NOT (INVERSORA)....................................................17 
1.5.4. Descrevendo Circuitos Lógicos Algebricamente.....................................17 
1.5.5. Implementação de Circuitos Lógicos a partir de Expressões Booleanas17 
1.5.6. Portas NOR e NAND...............................................................................18 
1.6. Teoremas da Álgebra de Boole.......................................................................18 
1.6.1. Teoremas Booleanos..............................................................................19 
1.6.2. Teoremas de DeMorgan .........................................................................19 
1.7. Universalidade das Portas NAND e NOR........................................................19 
1.8. Simplificação de Circuitos Lógicos ..................................................................20 
1.8.1. Simplificação Algébrica...........................................................................20 
1.9. Projetando Circuitos Lógicos...........................................................................20 
1.10. Método do Mapa de Karnaugh para Simplificação Circuitos Lógicos............21 
1.11. Outras Portas Lógicas ...................................................................................22 
1.11.1. Circuito XOR .........................................................................................22 
1.11.2. Circuito XNOR ......................................................................................22 
1.12. Circuitos Integrados Lógicos .........................................................................23 
2. Famílias Lógicas de Circuitos Integrados .................................... 25 
2.1. Introdução .......................................................................................................25 
2.2. Terminologia de Circuitos Integrados Digitais .................................................25 
2.2.1. Tensão e Corrente ..................................................................................25 
2.2.2. Fan-Out...................................................................................................26 
2.2.3. Atrasos de Propagação...........................................................................26 
2.2.4. Potência ..................................................................................................26 
2.2.5. Velocidade x Potência ............................................................................26 
2.2.6. Imunidade ao Ruído................................................................................27 
2.2.7. Níveis de Tensão Inválidos .....................................................................27 
2.2.8. Fornecimento de Corrente e de Absorção de Corrente ..........................27 
2.2.9. Encapsulamentos de Circuitos Integrados..............................................28 
2.3. Família Lógica TTL..........................................................................................29 
2.3.1. Operação do Circuito – Saída em Nível Baixo........................................29 
2.3.2. Operação do Circuito – Saída em Nível Alto...........................................29 
Sumário 
 3 
2.3.3. Absorção de Corrente .............................................................................30 
2.3.4. Fornecimento de Corrente ......................................................................30 
2.3.5. Outras Portas TTL ..................................................................................30 
2.4. Características da Série TTL Padrão ..............................................................30 
2.4.1. Faixas de Tensão de Alimentação e de Temperatura ............................30 
2.4.2. Níveis de Tensão ....................................................................................30 
2.4.3. Faixas Máximas de Tensão ....................................................................31 
2.4.4. Dissipação de Potência...........................................................................31 
2.4.5. Atrasos de Propagação...........................................................................31 
2.4.6. Fan-Out...................................................................................................31 
2.5. Séries TTL Aperfeiçoadas ...............................................................................31 
2.5.1. Séries 74L e 74H ....................................................................................31 
2.5.2. TTL Schottky, Série 74S .........................................................................32 
2.5.3. TTL Schottky de Baixa Potência, Série 74LS (LS-TTL) ..........................32 
2.5.4. TTL Schottky Avançada, Série 74AS (AS-TTL) ......................................32 
2.5.5. TTL Schottky Avançada de Baixa Potência, Série 74ALS ......................32 
2.5.6. TTL Fast – 74F .......................................................................................32 
2.5.7. Comparação das Características das Séries TTL...................................32 
2.6. Fan-Out e Carregamento para TTL.................................................................33 
2.6.1. Determinando o Fan-Out ........................................................................34 
2.7. Outras Características TTL .............................................................................35 
2.7.1. Entradas Desconectadas (Flutuando).....................................................35 
2.7.2. Entradas Não-Usadas.............................................................................35 
2.7.3. Transientes de Corrente .........................................................................35 
2.8. Conectando Saídas TTL Juntas ......................................................................36 
2.8.1. Saídas Coletor Aberto.............................................................................36 
2.8.2. Conexão Wired-AND ..............................................................................36 
2.8.3. Buffers/Drivers de Coletor Aberto ...........................................................37 
2.8.4. Simbologia para Saídas em Coletor Aberto ............................................37 
2.9. Tristate (Terceiro Estado) para o TTL .............................................................38 
2.9.1. Circuitos Integrados Tristate ...................................................................38 
2.9.2. Simbologia para as Saídas Tristate ........................................................392.10. Circuitos Integrados Digitais MOS.................................................................39 
2.11. O MOSFET....................................................................................................39 
2.12. Circuitos Digitais com MOSFETs ..................................................................40 
2.12.1. Inversor N-MOS ....................................................................................40 
2.12.2. NAND N-MOS e NOR N-MOS ..............................................................40 
2.13. Características da Lógica MOS.....................................................................41 
2.13.1. Velocidade de Operação.......................................................................41 
2.13.2. Margem de Ruído .................................................................................41 
2.13.3. Fan-Out.................................................................................................41 
2.13.4. Consumo de Potência...........................................................................42 
2.13.5. Complexidade do Processo de Fabricação...........................................42 
2.13.6. Sensibilidade à Eletricidade Estática ....................................................42 
2.14. Lógica MOS Complementar ..........................................................................42 
2.14.1. Inversor CMOS .....................................................................................43 
Sumário 
 4 
2.14.2. NAND CMOS e NOR CMOS ................................................................43 
2.15. Características da Série CMOS ....................................................................44 
2.15.1. Série 4000/14000..................................................................................44 
2.15.2. Série 74C ..............................................................................................44 
2.15.3. 74HC/HCT (High Speed CMOS – CMOS de Alta Velocidade) .............44 
2.15.4. 74AC/ACT (CMOS Avançado)..............................................................44 
2.15.5. 74AHC (Advanced High-Speed CMOS – CMOS Avançado de Alta 
Velocidade) .......................................................................................................44 
2.15.6. Tensão de Alimentação ........................................................................44 
2.15.7. Níveis de Tensão Lógicos.....................................................................45 
2.15.8. Margens de Ruído ................................................................................45 
2.15.9. Dissipação de Potência.........................................................................45 
2.15.10. Dissipação de Potência Aumenta com a Frequência..........................45 
2.15.11. Fan-Out...............................................................................................46 
2.15.12. Velocidade de Comutação ..................................................................46 
2.15.13. Entradas Não-Utilizadas .....................................................................47 
2.15.14. Sensibilidade à Eletricidade Estática ..................................................47 
2.15.15. Comparação entre as Séries CMOS e TTL ........................................47 
2.16. Tecnologia de Baixa Tensão .........................................................................47 
2.17. Saídas CMOS de Dreno Aberto e Tristate ....................................................48 
2.17.1. Saídas em Dreno Aberto.......................................................................48 
2.17.2. Saídas Tristate......................................................................................49 
2.18. Interfaceamento de Circuitos Integrados.......................................................49 
2.19. TTL Acionando CMOS ..................................................................................50 
2.19.1. TTL Acionando CMOS com Tensão de Alimentação Alta.....................51 
2.20. CMOS Acionando TTL ..................................................................................51 
2.20.1. CMOS Acionando TTL no Estado ALTO...............................................51 
2.20.2. CMOS Acionando TTL no Estado BAIXO.............................................52 
2.20.3. CMOS com Tensão de Alimentação Alta Acionando TTL.....................52 
3. Dispositivos de Lógica Programável (PLD).................................. 53 
3.1. Introdução .......................................................................................................53 
3.2. Conceito Básico...............................................................................................54 
3.3. Simbologia.......................................................................................................55 
3.4. Arquitetura de um PLD ....................................................................................55 
3.4.1. Fusível de Polaridade .............................................................................56 
3.5. Outros Recursos Disponíveis ..........................................................................57 
3.6. Outros Tipos de PLDs .....................................................................................57 
3.7. Programação...................................................................................................58 
3.8. PLDs Programáveis.........................................................................................58 
4. Flip-Flops ........................................................................................ 59 
4.1. Introdução .......................................................................................................59 
4.2. Flip-Flop R-S (Reset – Set) .............................................................................59 
Sumário 
 5 
4.3. Flip-Flops com Clock .......................................................................................60 
4.3.1. Tempos de Setup e Hold ........................................................................61 
4.4. Flip-Flop R-S com Clock..................................................................................61 
4.5. Flip-Flop J-K ....................................................................................................63 
4.6. Flip-Flop D.......................................................................................................63 
4.7. Latch D ............................................................................................................64 
4.8. Entradas Assíncronas .....................................................................................64 
4.9. Características de Temporizações dos Flip-Flops...........................................65 
4.10. Circuitos Integrados de Flip-Flops .................................................................67 
4.11. Problemas de Temporização em Flip-Flops ..................................................67 
4.12. Flip-Flops Mestre/Escravo.............................................................................68 
4.13. Dispositivos Schmitt-Trigger..........................................................................68 
4.14. Circuitos Geradores de Clock........................................................................69 
4.14.1. Oscilador Schmitt-Trigger .....................................................................70 
4.14.2. Temporizador 555 como Oscilador .......................................................70 
4.14.3. Osciladores a Cristal de Quartzo ..........................................................71 
5. Contadores ..................................................................................... 72 
5.1. Introdução .......................................................................................................725.2. Contadores Assíncronos .................................................................................72 
5.3. Contadores de Módulo < 2N ............................................................................74 
5.4. Diagrama de Transição de Estados ................................................................75 
5.5. Contadores de Década....................................................................................76 
5.6. Circuitos Integrados de Contadores Assíncronos ...........................................76 
5.7. Contador Assíncrono Decrescente..................................................................76 
5.8. Atrasos de Propagação de Contadores Assíncronos ......................................77 
5.9. Contadores Síncronos.....................................................................................78 
5.10. Circuitos Integrados de Contadores Síncronos .............................................80 
5.11. Contadores Síncronos Decrescentes ............................................................80 
5.12. Contadores com Carga Paralela ...................................................................80 
5.13. Contadores BCD ...........................................................................................81 
5.14. Projeto de Contadores Síncronos..................................................................81 
5.15. O Flip-Flop J-K ..............................................................................................82 
5.16. Procedimento para Construção de Contadores Síncronos ...........................83 
6. Registradores ................................................................................. 86 
6.1. Introdução .......................................................................................................86 
6.2. Registradores de Deslocamento .....................................................................86 
Sumário 
 6 
6.3. Transferência Paralela de Dados entre Registradores....................................87 
6.4. Transferência Serial de Dados entre Registradores........................................87 
6.5. Comparação entre a Transferência Paralela e a Transferência Serial ............88 
6.6. Contadores com Registradores de Deslocamento ..........................................88 
6.7. Circuitos Integrados de Registradores ............................................................90 
7. Decodificadores, Codificadores, Multiplexadores e 
Demultiplexadores ............................................................................. 92 
7.1. Decodificadores...............................................................................................92 
7.1.1. Decodificadores BCD para Decimal........................................................93 
7.1.2. Decodificadores/Driver BCD para Decimal .............................................93 
7.1.3. Decodificadores/Driver BCD para 7 Segmentos .....................................93 
7.2. Codificadores ..................................................................................................94 
7.3. Multiplexadores ...............................................................................................95 
7.3.1. Aplicações de Multiplexadores................................................................97 
7.4. Demultiplexadores...........................................................................................98 
7.4.1. Aplicações de Demultiplexadores .........................................................100 
8. Aritmética Digital ...........................................................................101 
8.1. Introdução .....................................................................................................101 
8.2. Adição Binária ...............................................................................................101 
8.3. Representação de Números com Sinal .........................................................101 
8.3.1. Forma do Complemento a 1 .................................................................102 
8.3.2. Forma do Complemento a 2 .................................................................102 
8.4. Representação de Números com Sinal Usando Complemento a 2...............103 
8.4.1. Negação................................................................................................103 
8.4.2. Faixa de Representação do Complemento a 2.....................................104 
8.4.3. Adição no Sistema de Complemento a 2..............................................105 
8.4.4. Subtração no Sistema de Complemento a 2.........................................106 
8.4.5. Overflow Aritmético...............................................................................106 
8.5. Multiplicação de Números Binários ...............................................................107 
8.5.1. Multiplicação no Complemento a Dois..................................................107 
8.6. Divisão de Números Binários ........................................................................107 
8.7. Adição de Números BCD ..............................................................................108 
8.8. Aritmética Hexadecimal.................................................................................109 
8.8.1. Adição em Hexadecimal .......................................................................109 
8.8.2. Subtração em Hexadecimal ..................................................................109 
8.9. Circuitos Aritméticos......................................................................................110 
8.9.1. Unidade Lógica e Aritmética .................................................................110 
8.9.2. Somador Binário Paralelo .....................................................................111 
8.9.3. Projeto de um Somador Completo........................................................112 
8.9.4. Somador Paralelo Integrado .................................................................115 
8.9.5. Ligação em Cascata de Somadores Paralelos .....................................115 
8.9.6. Circuito Integrados de ULAs .................................................................115 
Sumário 
 7 
9. Conversão Digital-Analógica ........................................................116 
9.1. Interface com o Mundo Analógico .................................................................116 
9.2. Sistema Digital Interfaceando com Grandezas Analógicas ...........................116 
9.3. Conversão Digital Analógica (D/A) ................................................................117 
9.3.1. Resolução (Tamanho do Degrau).........................................................118 
9.3.2. Resolução Percentual ...........................................................................118 
9.4. Código de Entrada BCD ................................................................................119 
9.5. Conversor D/A com Amplificador Operacional ..............................................119 
9.5.1. Somador ...............................................................................................120 
9.6. Fatores Importantes na Precisão da Conversão ...........................................121 
9.7. Conversores D/A com Saída em Corrente ....................................................122 
9.8. Rede R/2R.....................................................................................................122 
9.9. Especificações de Conversores D/A .............................................................123 
9.10. Circuito Integrado de Conversão D/A – AD7524 .........................................124 
9.11. Aplicações de Conversores D/A..................................................................124 
10. Conversão Analógico-Digital......................................................12610.1. Introdução ...................................................................................................126 
10.2. Conversor A/D de Rampa Digital.................................................................127 
10.3. Precisão e Resolução de Conversores A/D ................................................127 
10.3.1. Tempo de Conversão tc ......................................................................128 
10.4. Aquisição de Dados.....................................................................................128 
10.5. Reconstrução de Sinais Digitalizados .........................................................128 
10.6. Conversor A/D de Aproximações Sucessivas .............................................129 
10.6.1. Sequência ...........................................................................................130 
10.6.2. Tempo de Conversão..........................................................................130 
10.7. ADC0804 – Conversor A/D de Aproximações Sucessivas..........................131 
10.8. Conversor A/D Flash ...................................................................................132 
10.9. Tempo de Conversão ..................................................................................133 
10.10. Outros Métodos de Conversão A/D...........................................................133 
10.10.1. Conversor A/D de rampa digital crescente/decrescente (conversor A/D 
rastreador) ......................................................................................................133 
10.10.2. Conversor A/D de rampa dupla.........................................................133 
10.10.3. Conversor A/D de tensão-frequência................................................134 
10.10.4. Conversor A/D sigma-delta (Σ-∆) ......................................................134 
11. Memórias......................................................................................136 
11.1. Introdução ...................................................................................................136 
11.2. Definição de Termos Básicos......................................................................136 
11.3. Princípios de Operação das Memórias........................................................138 
11.3.1. Entradas de Endereços.......................................................................139 
Sumário 
 8 
11.3.2. A Entrada WR / .................................................................................139 
11.3.3. Habilitação de Memória (ME)..............................................................139 
11.4. Conexões da Memória com a CPU .............................................................140 
12. Memória Somente de Leitura (ROM) ..........................................142 
12.1. Introdução ...................................................................................................142 
12.2. Diagrama em Blocos de uma ROM.............................................................142 
12.3. Arquitetura de uma ROM.............................................................................142 
12.4. Temporização de uma ROM .......................................................................144 
12.5. Tipos de ROM .............................................................................................144 
12.5.1. Aplicações de ROMs...........................................................................145 
13. Memória de Acesso Aleatório (RAM) .........................................147 
13.1. Introdução ...................................................................................................147 
13.2. Arquitetura de uma RAM.............................................................................147 
13.2.1. Operação de Leitura ...........................................................................148 
13.2.2. Operação de Escrita ...........................................................................148 
13.3. RAM Estática (SRAM) .................................................................................149 
13.3.1. Temporização de uma RAM Estática..................................................149 
13.3.2. Ciclo de Leitura ...................................................................................149 
13.3.3. Ciclo de Escrita ...................................................................................150 
13.3.4. Exemplos de Memórias Estáticas .......................................................151 
13.4. RAM Dinâmica (DRAM)...............................................................................151 
13.4.1. Estrutura e Operação da RAM Dinâmica............................................151 
13.4.2. Multiplexação de Endereços ...............................................................152 
13.4.3. Refrescamento da DRAM ...................................................................153 
13.5. Tecnologia de RAM Dinâmica Usada em Computadores ...........................153 
13.6. Memórias com Funções Especiais ..............................................................154 
14. Expansão do Tamanho da Palavra e da Capacidade................155 
14.1. Introdução ...................................................................................................155 
14.2. Expansão do Tamanho da Palavra .............................................................155 
14.3. Expansão da Capacidade ...........................................................................156 
15. Microcontrolador AT90S8515 .....................................................159 
15.1. Introdução ...................................................................................................159 
15.1.1. Computadores, Microprocessadores e Microcontroladores ................159 
15.2. Características do Microcontrolador AT90S8515 ........................................160 
15.3. Encapsulamento..........................................................................................161 
15.4. Descrição Geral...........................................................................................161 
15.5. Diagrama em Blocos ...................................................................................161 
15.6. Descrição dos Pinos....................................................................................163 
Sumário 
 9 
15.7. Oscilador .....................................................................................................164 
15.8. Arquitetura...................................................................................................164 
15.8.1. Registradores de Uso Geral................................................................166 
15.8.2. Os Registradores X, Y e Z ..................................................................166 
15.8.3. ULA – Unidade Lógica e Aritmética ....................................................167 
15.8.4. Memória de Programa Flash Programável no Sistema ......................167 
15.8.5. Memória de Dados SRAM Interna e Externa ......................................167 
15.8.6. Memória de Dados EEPROM .............................................................168 
15.8.7. Tempos de Acesso à Memória e Execução de Instruções .................169 
15.8.8. Memória de Entrada/Saída (I/O) .........................................................169 
15.8.9. Tratamento de Reset e Interrupções ..................................................172 
15.8.10. Fontes de Reset................................................................................173 
15.8.11. Power-On Reset ...............................................................................173 
15.8.12. Reset Externo ...................................................................................174 
15.8.13. Reset por Watchdog .........................................................................17415.8.14. Tratamento de Interrupções..............................................................174 
15.8.15. Interrupções Externas .......................................................................178 
15.8.16. Modos de Sleep ................................................................................179 
15.9. Temporizadores/Contadores .......................................................................180 
15.9.1. Prescaler (Divisor) dos Temporizadores/Contadores .........................181 
15.9.2. Temporizador/Contador0 de 8 bits......................................................181 
15.9.3. Temporizador/Contador0 – TCNT0.....................................................182 
15.9.4. Temporizador/Contador1 de 16 bits....................................................183 
15.9.5. Temporizador/Contador1 – TCNT1H e TCNT1L.................................186 
15.9.6. Temporizador/Contador1 no modo PWM............................................188 
15.10. Watchdog Timer ........................................................................................189 
15.11. Acesso para Leitura/Escrita na EEPROM .................................................191 
15.11.1. Prevenção de Perdas de Dados na EEPROM..................................193 
15.12. UART.........................................................................................................194 
15.12.1. Transmissão de Dados .....................................................................194 
15.12.2. Recepção de Dados..........................................................................195 
15.12.3. Controle da UART.............................................................................196 
15.12.4. Gerador de BAUD Rate ....................................................................199 
15.13. Comparador Analógico..............................................................................199 
15.14. Interface com SRAM Externa ....................................................................201 
15.15. Portas de Entrada/Saída ...........................................................................202 
15.15.1. Port A ................................................................................................202 
15.15.2. Port B ................................................................................................204 
15.15.3. Port C................................................................................................207 
15.15.4. Port D................................................................................................208 
16. Guia para Uso do Assembler AVR .............................................211 
16.1. Introdução ...................................................................................................211 
16.2. Código Fonte do Assembler ........................................................................211 
16.3. Registradores da Memória de I/O do AT90S8515.......................................212 
16.4. Tabela de Instruções ...................................................................................214 
Sumário 
 10 
16.5. Diretivas no Assembler................................................................................219 
16.6. Expressões..................................................................................................229 
16. Referências Bibliográficas e Internet.........................................235 
Revisão de Circuitos Combinatórios 
 11 
1. Revisão de Circuitos Combinatórios 
 
 
1.1. Conceitos Introdutórios 
 
1.1.1. Grandezas Analógicas e Digitais 
 
Grandezas analógicas são aquelas que podem variar em um intervalo 
contínuo de valores. Por exemplo, a velocidade de um veículo pode assumir 
qualquer valor de 0 a 200 km/h. 
Grandezas digitais são aquelas que variam em passos discretos. Por 
exemplo, o tempo varia continuamente, mas a sua medição através de um relógio 
digital é feita a cada minuto. 
 
1.1.2. Sistemas Analógicos e Digitais 
 
Um sistema analógico contém dispositivos que podem manipular quantidades 
físicas analógicas. Por exemplo, a saída de um amplificador pode variar 
continuamente dentro de um certo intervalo. 
Um sistema digital contém dispositivos capazes de manipular informações 
lógicas (representadas na forma digital). Um exemplo seria um computador. 
As vantagens das técnicas digitais são várias: 
- Sistemas digitais são mais fáceis de projetar; 
- Fácil armazenamento de informação; 
- Maior exatidão e precisão; 
- A operação do sistema pode ser programada; 
- Circuitos digitais são menos afetados pelo ruído; 
- Um maior número de circuitos digitais pode ser colocado em um circuito 
integrado. 
 
1.1.3. Sistemas de Numeração Digital 
 
- Sistema decimal – contém 10 algarismos (0 a 9). 
Representação: 
 
273,4110 = (2 x 102) + (7 x 101) + (3 x 100) + (4 x 10-1) + (1 x 10-2) 
 
 
Revisão de Circuitos Combinatórios 
 12 
Pesos 102 101 100 10-1 10-2 
 2 7 3 4 1 
 
- Sistema binário – contém 2 algarismos (0 e 1). 
Representação: 
101,012 = (1 x 22) + (0 x 21) + (1 x 20) + (0 x 2-1) + (1 x 2-2) = 5,2510 
 
Pesos 22 21 20 2-1 2-2 
 1 0 1 0 1 
 
- Sistema octal – contém 8 algarismos (0 a 7). 
Representação: 
157,28 = (1 x 82) + (5 x 81) + (7 x 80) + (2 x 8-1) = 111,2510 
 
Pesos 82 81 80 8-1 
 1 5 7 2 
 
- Sistema hexadecimal – contém 16 algarismos (0 a F). 
Representação: 
15A,216 = (1 x 162) + (5 x 161) + (10 x 160) + (2 x 16-1) = 346,12510 
 
Pesos 162 161 160 16-1 
 1 5 10 2 
 
 
1.2. Representação de Quantidades Binárias 
 
Em sistemas digitais, a informação geralmente apresenta a forma binária. 
Essas quantidades binárias podem ser representadas por qualquer dispositivo que 
apresente dois estados de operação. 
Uma chave, por exemplo, pode estar aberta ou fechada. Podemos dizer que a 
chave aberta corresponde ao dígito binário “0” e a chave fechada corresponde ao 
dígito binário “1”. Outros exemplos: uma lâmpada (acesa ou apagada), um diodo 
(conduzindo ou não), um transistor (conduzindo ou não), etc. 
Em sistemas digitais eletrônicos, a informação binária é representada por 
níveis de tensão (ou correntes). Por exemplo, zero volt poderia representar o valor 
binário “0” e 5 volts poderia representar o valor binário “1”. Mas, devido a variações 
nos circuitos, os valores binários são representados por intervalos de tensões: o “0” 
Revisão de Circuitos Combinatórios 
 13 
digital corresponde a uma tensão entre 0 e 0,8 volts enquanto o “1” digital 
corresponde a uma tensão entre 2 e 5 volts. 
 Com isso percebemos uma diferença significativa entre um sistema analógico 
e um sistema digital. Nos sistemas digitais, o valor exato da tensão não é importante. 
 
 
Figura 1.1: Intervalos típicos de tensão para os binários 0 e 1. 
 
1.3. Circuitos Digitais/Circuitos Lógicos 
 
Circuitos digitais são projetados para produzir tensões de saída e responder a 
tensões de entrada que estejam dentro do intervalo determinado para os binários 0 e 
1. A Figura 1.2 mostra isso: 
 
 
Figura 1.2: Resposta de um circuito digital. 
 
Praticamente todos os circuitos digitais existentes são circuitos integrados 
(CIs), o que tornou possível a construção de sistemas digitais complexos menores e 
mais confiáveis do que aqueles construídos com circuitos lógicos discretos. 
 
 
 
Revisão de Circuitos Combinatórios 
 14 
1.4. Sistemas de Numeração e Códigos 
 
 O sistema binário de numeração é o mais importante em sistemas digitais. O 
sistema decimal também é importante porque é usado por todos nós para 
representar quantidades. Já os sistemas octal e hexadecimal são usados para 
representar números binários grandes de maneira eficiente. 
 
- Conversões Binário-Decimal – Cada dígitotem um peso correspondente à sua 
posição. 
 
110112 = (1 x 24) + (1 x 23) + (0 x 22) + (1 x 21) + (1 x 20) = 2710 
 
- Conversões Decimal-Binário – O método usado é o das divisões sucessivas: 
 
 
- Conversão Octal-Decimal – Cada dígito tem um peso correspondente à sua 
posição. 
3728 = (3 x 82) + (7 x 81) + (2 x 80) = 25010 
 
- Conversão Decimal-Octal – O método usado é o das divisões sucessivas: 
 
 
- Conversão Octal-Binário – Cada dígito octal é convertido para o seu 
correspondente em binário. 
 
Dígito Octal 0 1 2 3 4 5 6 7 
Equivalente Binário 000 001 010 011 100 101 110 111 
 
4728 = (100) (111) (010) = 1001110102 
 
Revisão de Circuitos Combinatórios 
 15 
- Conversão Binário-Octal – O número binário é dividido em grupos de 3 dígitos 
iniciando-se a partir do dígito de menor peso. Cada grupo é convertido no seu 
correspondente octal. 
 
1001110102 = (100) (111) (010) = 4728 
 
- Conversão Hexadecimal-Decimal – Cada dígito tem um peso correspondente à 
sua posição. 
 
2AF16 = (2 x 162) + (10 x 161) + (15 x 160) = 68710 
 
- Conversão Decimal-Hexadecimal – O método usado é o das divisões 
sucessivas: 
 
- Conversão Hexadecimal-Binário – Cada dígito hexadecimal é convertido para o 
seu correspondente em binário. 
 
9F216 = (1001) (1111) (0010) = 1001111100102 
 
- Conversão Binário-Hexadecimal – O número binário é dividido em grupos de 4 
dígitos iniciando-se a partir do dígito de menor peso. Cada grupo é convertido no 
seu correspondente hexadecimal. 
 
11101001102 = (0011) (1010) (0110) = 3A616 
 
- Código BCD – O código BCD não constitui um sistema de numeração. Ele 
apenas relaciona cada dígito do sistema decimal com um grupo de 4 dígitos do 
sistema binário. 
 
87410 = (1000) (0111) (0100) = 100001110100 (BCD) 
 
 
 
 
Revisão de Circuitos Combinatórios 
 16 
1.4.1. Relacionando as Representações 
 
Tabela 1.1: Relação entre as representações numéricas. 
Decimal Binário Octal Hexadecimal BCD 
0 0 0 0 0000 
1 1 1 1 0001 
2 10 2 2 0010 
3 11 3 3 0011 
4 100 4 4 0100 
5 101 5 5 0101 
6 110 6 6 0110 
7 111 7 7 0111 
8 1000 10 8 1000 
9 1001 11 9 1001 
10 1010 12 A 0001 0000 
11 1011 13 B 0001 0001 
12 1100 14 C 0001 0010 
13 1101 15 D 0001 0011 
14 1110 16 E 0001 0100 
15 1111 17 F 0001 0101 
 
 
1.5. Portas Lógicas e Álgebra Booleana 
 
A álgebra booleana é a ferramenta fundamental para descrever a relação 
entre as saídas de um circuito lógico e suas entradas através de uma equação 
(expressão booleana). Existem três operações básicas: OR (OU), AND (E) e NOT 
(NÃO). 
 
1.5.1. Operação Lógica OR (OU) 
 
 
Figura 1.3: Porta OR (OU). 
Revisão de Circuitos Combinatórios 
 17 
1.5.2. Operação Lógica AND (E) 
 
 
Figura 1.4: Porta AND (E). 
 
1.5.3. Operação Lógica NOT (INVERSORA) 
 
 
 
Figura 1.5: Porta NOT (INVERSOR). 
 
1.5.4. Descrevendo Circuitos Lógicos Algebricamente 
 
 Qualquer circuito lógico pode ser descrito usando as portas AND, OR e NOT. 
Essas três portas são os blocos básicos na construção de qualquer sistema digital. 
 
 
 
Figura 1.6: Circuito Lógico e sua Expressão Lógica. 
 
 
1.5.5. Implementação de Circuitos Lógicos a partir de Expressões Booleanas 
 
 Podemos usar a expressão booleana para gerar o circuito lógico. Por 
exemplo: 
 
Revisão de Circuitos Combinatórios 
 18 
 
Figura 1.7: Expressão Lógica e seu Circuito Lógico. 
 
1.5.6. Portas NOR e NAND 
 
 Outros tipos de portas lógicas existentes são as portas NOR e NAND, que na 
verdade são combinações das portas OR, AND e NOT. 
 
Figura 1.8: Portas NOR e NAND. 
 
 
1.6. Teoremas da Álgebra de Boole 
 
 Esses teoremas, aplicados na prática, visam simplificar as expressões 
booleanas e consequentemente os circuitos gerados por estas expressões. 
 
 
 
 
 
Revisão de Circuitos Combinatórios 
 19 
1.6.1. Teoremas Booleanos 
 
 
1.6.2. Teoremas de DeMorgan 
 
 
 
1.7. Universalidade das Portas NAND e NOR 
 
Qualquer expressão lógica pode ser implementada usando apenas portas 
NAND ou portas NOR. Isso porque podemos representar portas OR, AND ou NOT 
usando apenas portas NAND ou NOR. 
 
Figura 1.9: Uso de PORTAS NAND para implementar outras funções booleanas. 
Revisão de Circuitos Combinatórios 
 20 
1.8. Simplificação de Circuitos Lógicos 
 
Depois de encontrada a expressão de um circuito lógico, podemos reduzi-la 
para uma forma mais simples. A intenção é diminuir o número de variáveis nessa 
expressão, o que significa diminuir o número de portas lógicas e conexões em um 
circuito lógico. 
 
1.8.1. Simplificação Algébrica 
 
A simplificação algébrica é feita com o uso dos teoremas da álgebra booleana 
e de DeMorgan. Exemplo: 
 
 
 
1.9. Projetando Circuitos Lógicos 
 
Passos para o projeto completo de um circuito lógico: 
 
a) Montar a tabela-verdade: 
A B C x 
0 0 0 0 
0 0 1 0 
0 1 0 0 
0 1 1 1 
1 0 0 0 
1 0 1 1 
1 1 0 1 
1 1 1 1 
 
Revisão de Circuitos Combinatórios 
 21 
b) Analisar a saída: 
Quando qualquer entrada de uma porta OR for “1” então a saída será “1”. 
Então podemos deduzir que a saída x é uma operação OR de todos os casos em 
que a saída x é “1”. Cada caso corresponde a uma operação lógica AND com todas 
as variáveis de entrada. 
 
 
c) Simplificar a expressão lógica obtida: 
A expressão pode ser reduzida a um número menor de termos se aplicarmos 
os teoremas booleanos e de DeMorgan. 
 
 
 
d) Implementar o circuito através da expressão lógico: 
 
Figura 1.10: Circuito lógico final. 
 
 
1.10. Método do Mapa de Karnaugh para Simplificação Circuitos Lógicos 
 
 Vamos usar a tabela anterior como exemplo. 
 
 
Revisão de Circuitos Combinatórios 
 22 
1.11. Outras Portas Lógicas 
 
1.11.1. Circuito XOR 
 
 
Figura 1.11: Porta XOR (OU-Exclusivo). 
 
1.11.2. Circuito XNOR 
 
 
 
Figura 1.12: Porta XNOR (NOU-Exclusivo). 
 
 
 
 
 
 
Revisão de Circuitos Combinatórios 
 23 
1.12. Circuitos Integrados Lógicos 
 
Exemplos de circuitos integrados lógicos: 
 
 
Figura 1.13: Circuito integrado 74LS08 (4 portas AND de 2 entradas). 
 
 
 
Figura 1.14: Circuito integrado 74LS04 (6 portas inversoras). 
 
 
 
Figura 1.15: Circuito integrado 74LS32 (4 portas OR de 2 entradas). 
Revisão de Circuitos Combinatórios 
 24 
Outros: 
- 7400 – Quatro portas NAND 
- 7402 – Quatro portas NOR 
- 7486 – Quatro portas XOR 
- 74266 – Quatro portas XNOR 
Famílias Lógicas de Circuitos Integrados 
 25 
2. Famílias Lógicas de Circuitos Integrados 
 
 
2.1. Introdução 
 
Circuitos integrados são amplamente usados na construção de sistemas 
digitais. Isso porque eles têm muito mais circuitos em um pequeno encapsulamento 
e são mais confiáveis. 
 
 
2.2. Terminologia de Circuitos Integrados Digitais 
 
Os fabricantes de circuitos integrados digitais seguem praticamente o mesmo 
padrão de nomenclatura e terminologia: 
 
2.2.1. Tensão e Corrente 
 
- VIH(min) – Mínima Tensão de Entrada em Nível Alto. 
-
 VIL(max) – Máxima Tensão de Entrada em Nível Baixo. 
- VOH(min) – Mínima Tensão de Saída em Nível Alto. 
- VOL(max) – Máxima Tensão de Saída em Nível Baixo. 
 
- IIH – Corrente de Entrada em Nível Alto. 
- IIL – Corrente de Entrada em Nível Baixo. 
- IOH – Corrente de Saída em Nível Alto. 
-
 IOL – Corrente de Saída em Nível Baixo. 
 
 
 
Figura 2.1: Tensões e correntes em nível lógico 1 e 0. 
 
 
Famílias Lógicas de Circuitos Integrados 
 26 
2.2.2. Fan-Out 
 
O Fan-Out corresponde ao número máximo de entradas lógicas que uma 
saída de um circuito lógicopode acionar. Se esse número for excedido, os níveis de 
tensão e corrente não serão garantidos. 
 
2.2.3. Atrasos de Propagação 
 
Um sinal lógico, ao atravessar um circuito, sofre um atraso. Existem dois tipos 
de atraso: 
 
- tPLH – Tempo de atraso do estado lógico “0” para o “1”. 
- tPHL – Tempo de atraso do estado lógico “1” para o “0”. 
 
 
Figura 2.2: Atrasos de propagação. 
 
Os valores dos tempos de atrasos de propagação são usados para medição 
de velocidade em circuitos lógicos. 
 
2.2.4. Potência 
 
Como todo circuito elétrico, um circuito lógico “consome” uma certa 
quantidade de potência. Essa potência é fornecida por fontes de alimentação e esse 
consumo deve ser levado em consideração em um sistema digital. 
Se um circuito integrado consome menos potência poderemos ter uma fonte 
de menor capacidade e com isso reduziremos os custos do projeto. 
 
2.2.5. Velocidade x Potência 
 
Um circuito digital ideal é aquele que possui o menor consumo de potência e 
o menor atraso de propagação. Em outras palavras, o produto de velocidade (atraso) 
e potência deve ser o menor possível. 
Famílias Lógicas de Circuitos Integrados 
 27 
2.2.6. Imunidade ao Ruído 
 
Ruídos são sinais indesejáveis gerados por campos eletromagnéticos podem 
afetar o funcionamento de um circuito lógico. Esses sinais podem fazer com que a 
tensão de entrada de um circuito lógico caia abaixo de VIH(min) ou aumente além de 
VIL(max), gerando falsos sinais. 
A imunidade ao ruído se refere à capacidade de um circuito lógico de rejeitar 
esse ruído. 
 
 
Figura 2.3: Margens de ruído. 
 
2.2.7. Níveis de Tensão Inválidos 
 
Circuitos lógicos só trabalharão confiavelmente com níveis de tensão 
especificados pelos fabricantes, ou seja, as tensões devem ser menores que 
VIL(max) e maiores que VIH(min) – fora da faixa de indeterminação – e com 
alimentação adequada. 
 
2.2.8. Fornecimento de Corrente e de Absorção de Corrente 
 
O fornecimento de corrente é mostrado na fig. 2-4. Quando a saída da porta 
lógica 1 está em ALTO, ela fornece uma corrente IIH para a entrada da porta lógica 2. 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
 28 
 
 
Figura 2.4: Porta de acionamento fornecendo corrente para a porta de carga. 
 
A absorção de corrente é mostrada na Figura 2.5. Quando a saída da porta 
lógica 1 está em BAIXO, ela absorve uma corrente IIL para a entrada da porta lógica 
2. 
 
 
Figura 2.5: Porta de acionamento absorvendo corrente da porta de carga. 
 
2.2.9. Encapsulamentos de Circuitos Integrados 
 
Alguns tipos de encapsulamentos de circuitos integrados são mostrados na 
Figura 2.6. 
 
Figura 2.6: Encapsulamentos mais comuns de circuitos integrados. 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
 29 
2.3. Família Lógica TTL 
 
 Um circuito básico utilizado na lógica transistor-transistor é mostrado na 
Figura 2.7. 
 
Figura 2.7: Porta NAND básica TTL e equivalente a diodo para Q1. 
 
 Esse circuito representa uma porta NAND TTL. As principais características 
desse circuito são os dois emissores do transistor Q1. Na mesma Figura 2.7 está o 
circuito equivalente a diodo de Q1. 
 Outra característica construtiva importante desse circuito é sua saída totem-
pole, que impede que os dois transistores (Q3 e Q4) conduzam ao mesmo tempo. 
 
2.3.1. Operação do Circuito – Saída em Nível Baixo 
 
 A saída em nível baixo é consequência de entradas A e B em nível alto (5 V). 
Nesse caso, Q1 ficará cortado e Q2 conduzirá (ver circuito equivalente). A corrente 
fluirá do emissor de Q2 para a base de Q4 e o faz conduzir. 
A tensão no coletor de Q2 é insuficiente para Q3 conduzir. Essa tensão está 
em torno de 0,8 V (0,7 V da junção B-E de Q4 + 0,1 V de Vce (sat) de Q2). Para o 
transistor Q3 conduzir é necessário que sua junção B-E e o diodo D1 esteja 
diretamente polarizado. 
Com Q4 conduzindo, a tensão de saída é muito baixa (< 0,4 V), ou nível baixo 
(“0”). 
 
2.3.2. Operação do Circuito – Saída em Nível Alto 
 
 Para que a saída de uma porta NAND fique em alto, pelo menos uma das 
entradas A ou B deverá ser zero. Nessa condição haverá condução de Q1 por um 
Famílias Lógicas de Circuitos Integrados 
 30 
de seus emissores, ou pelos dois (ver circuito equivalente ), fazendo com que Q2 
fique cortado. 
 Com Q2 cortado não haverá corrente na base de Q4 e ele ficará cortado 
também. Sem corrente no coletor de Q2, a tensão na base de Q3 é suficiente para 
que ele entre em condução. 
 Com Q3 conduzindo, a tensão na saída ficará em torno de 3,4 V a 3,8 V (sem 
carga), devido às quedas na junção B-E de Q3 e ao diodo D1. Com carga essa 
tensão deverá diminuir. 
 
2.3.3. Absorção de Corrente 
 
 Uma saída TTL em nível baixo age como um absorvedor de corrente, pois ela 
recebe a corrente da entrada da porta que está acionando. 
 
2.3.4. Fornecimento de Corrente 
 
Uma saída TTL em nível alto age como fornecedora de corrente. Na verdade 
essa corrente tem um valor muito baixo, causada pela fuga de polarização reversa 
do “diodo” (junção B-E) de Q1. 
 
2.3.5. Outras Portas TTL 
 
Praticamente todas as outras portas lógicas possuem o mesmo circuito básico 
da porta NAND TTL. Outros circuitos internos são colocados apenas para 
implementar a lógica desejada. 
 
 
2.4. Características da Série TTL Padrão 
 
2.4.1. Faixas de Tensão de Alimentação e de Temperatura 
 
Existem duas séries de TTL padrão diferenciadas pela faixa de tensão de 
alimentação e temperatura: a série 74 e a série 54. 
 A série 74 utiliza alimentação entre 4,75 V e 5,25 V e opera entre 0º a 70º C. 
A série 54 utiliza alimentação entre 4,5 V e 5,5 V e opera entre -55º a 125º C. 
 
2.4.2. Níveis de Tensão 
 
VIL(max) – 0,8 V 
VOL(max) – 0,4 V 
Famílias Lógicas de Circuitos Integrados 
 31 
Existe uma margem de segurança de uma saída para a entrada, chamada de 
margem de ruído, de 0,4 V (0,8 V – 0,4 V). 
 
VIH(min) – 2,0 V 
VOH(min) – 2,4 V 
 
A margem de ruído também é de 0,4 V (2,4 V – 2,0 V). 
 
2.4.3. Faixas Máximas de Tensão 
 
As tensões máximas de trabalho de um TTL padrão não devem ultrapassar 
5,5 V. Uma tensão maior de 5,5 V aplicada a um emissor de entrada pode causar 
dano na junção B-E de Q1. Tensões menores que –0,5 V também podem danificar o 
componente. 
 
2.4.4. Dissipação de Potência 
 
Uma porta NAND TTL padrão consome, em média, 10 mW. 
 
2.4.5. Atrasos de Propagação 
 
A porta AND TTL padrão tem atrasos de propagação típicos de 
tPLH = 11 ns e tPHL = 7 ns, resultando num atraso de propagação médio tPD(med) de 9 
ns. 
 
2.4.6. Fan-Out 
 
Uma saída TTL padrão pode acionar 10 entradas TTL padrão. 
 
 
2.5. Séries TTL Aperfeiçoadas 
 
2.5.1. Séries 74L e 74H 
 
Estas séries são versões TTL para baixa potência (74L) e alta velocidade 
(74H). A primeira consumia 1 mW e tinha um tempo de atraso de propagação de 33 
ns e a segunda consumia 23 mW, com um tempo de atraso de propagação de 6 ns. 
Não são mais fabricadas atualmente. 
Famílias Lógicas de Circuitos Integrados 
 32 
2.5.2. TTL Schottky, Série 74S 
 
Esta série utiliza diodos Schottky entre a base e o coletor dos seus 
transistores, evitando que eles trabalhem saturados. Com isso o tempo de resposta 
do circuito é mais rápido. Por exemplo, a porta NAND 74S00 tem um atraso médio 
de 3 ns, mas um consumo de potência de 20 mW. 
 
2.5.3. TTL Schottky de Baixa Potência, Série 74LS (LS-TTL) 
 
A série 74LS é uma versão de menor potência e menor velocidade da série 
74S. Ela utiliza a combinação transistor/diodo Schottky, mas com valores maiores de 
resistores de polarização, o que diminui o consumo. 
Uma porta NAND 74LS tem um atraso típico de propagação de 9,5 ns e 
dissipaçãomédia de potência de 2 mW. 
 
2.5.4. TTL Schottky Avançada, Série 74AS (AS-TTL) 
 
A série 74AS surgiu como uma melhoria da série 74S. Possui velocidade e 
fan-out maiores e um menor consumo se comparado com a série 74S. 
 
2.5.5. TTL Schottky Avançada de Baixa Potência, Série 74ALS 
 
Esta série surgiu como uma melhoria da série 74SL. 
 
2.5.6. TTL Fast – 74F 
 
Esta é a série TTL mais nova. Ela utiliza uma técnica de fabricação de 
circuitos integrados que reduz as capacitâncias entre os dispositivos internos 
visando reduzir os atrasos de propagação. 
 
2.5.7. Comparação das Características das Séries TTL 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
 33 
Tabela 2.1: Comparação de performance entre séries TTL. 
Índices de performance 74 74S 74LS 74AS 74ALS 74F 
Atraso de propagação (ns) 9 3 9,5 1,7 4 3 
Dissipação de potência (mW) 10 20 2 8 1,2 6 
Produto velocidade-potência (pJ) 90 60 19 13,6 4,8 18 
Taxa máxima de clock (MHz) 35 125 45 200 70 100 
Fan-out (mesma série) 10 20 20 40 20 33 
 
Tabela 2.2: Comparação dos parâmetros de tensão entre portas TTL. 
Parâmetros de tensão 74 74S 74LS 74AS 74ALS 74F 
VOH (min) 2,4 2,7 2,7 2,5 2,5 2,5 
VOL (max) 0,4 0,5 0,5 0,5 0,4 0,5 
VIH (min) 2,0 2,0 2,0 2,0 2,0 2,0 
VIL (max) 0,8 0,8 0,8 0,8 0,8 0,8 
 
 
2.6. Fan-Out e Carregamento para TTL 
 
 O fan-out corresponde ao número máximo de entradas lógicas que uma saída 
de um circuito lógico pode acionar. Esse número máximo está diretamente ligado à 
capacidade do circuito integrado de absorver ou fornecer corrente. 
 
Figura 2.8: Saída TTL padrão no estado BAIXO acionando várias entradas. 
 
Do circuito vemos que IOL é a soma das correntes IIL de cada entrada. Essa 
corrente causa uma queda de tensão VOL, que não deve ser maior que VOL(max). 
Isso limita a corrente IOL e o número de cargas que podem ser acionadas. 
Famílias Lógicas de Circuitos Integrados 
 34 
 
 
Figura 2.9: Saída TTL padrão no estado ALTO acionando várias entradas. 
 
Na Figura 2.8 e na Figura 2.9 vemos que IOH é a soma das correntes IIH de 
cada entrada. Se cargas em excesso estiverem sendo acionadas, a corrente IOL 
aumentará de tal forma que o nível VOH caia para valores menores que VOH(min). 
Esse fato também limita o número de cargas acionadas e a corrente IOH. 
 
2.6.1. Determinando o Fan-Out 
 
Por exemplo, a série 74 possui: 
 
IIL (max) = 1,6 mA 
IOL (max) = 16 mA 
 
Fan-out (BAIXO) = 
IL
OL
I
I
= 
mA 1,6
mA 16
= 10 
 
IIH (max) = 40 µA 
IOH (max) = 400 µA 
 
Fan-out (ALTO) = 
IH
OH
I
I
= 
µA 40
µA 400
= 10 
 
 O fan-out é 10 para ambos os casos. Se os valores de fan-out forem 
diferentes, o fan-out será o menor deles. 
 
Famílias Lógicas de Circuitos Integrados 
 35 
Importante: 
- A soma das correntes IIH de todas as entradas conectadas em uma saída deve 
ser menor do que a especificação do IOH da saída; 
- A soma das correntes IIL de todas as entradas conectadas em uma saída deve 
ser menor do que a especificação do IOL da saída. 
 
 
2.7. Outras Características TTL 
 
2.7.1. Entradas Desconectadas (Flutuando) 
 
Entradas desconectadas (abertas) em circuitos TTL se comportam como se o 
nível lógico “1” fosse aplicado à essa entrada. Embora a lógica esteja correta, 
entradas desconectadas se comportam como captadoras de ruídos, fazendo com 
que o circuito lógico não trabalhe corretamente. 
 
2.7.2. Entradas Não-Usadas 
 
 
 
Figura 2.10: Três maneiras de tratar entradas lógicas não usadas. 
 
2.7.3. Transientes de Corrente 
 
A configuração totem-pole usada nas saídas dos circuitos TTL tem um 
inconveniente: durante a transição da saída de BAIXO para ALTO ocorre um pico de 
corrente porque ambos os transistores de saída estão conduzindo. Esse pico pode 
chegar a 50 mA, corrente que é drenada da fonte que alimenta o circuito. 
Em um sistema digital existem várias saídas TTL trocando de estado ao 
mesmo tempo e drenando da fonte picos de corrente. Esse efeito causa uma 
variação na tensão da fonte e se não for devidamente filtrado pode causar sérios 
problemas ao sistema. 
É usual a colocação de capacitores cerâmicos de 10 nF a 100 nF entre os 
terminais Vcc e GND – alimentação e terra – dos circuitos integrados. 
Famílias Lógicas de Circuitos Integrados 
 36 
2.8. Conectando Saídas TTL Juntas 
 
Existem situações nas quais é vantajoso conectar as saídas de dois ou mais 
portas lógicas ou circuitos. Entretanto, configuração totem-pole não nos permite 
conectar saídas TTL juntas. Para fazermos isso existem outros tipos de estrutura de 
saída. 
 
2.8.1. Saídas Coletor Aberto 
 
Os circuitos TTL com saídas em coletor aberto só possuem um transistor de 
saída. Quando esse transistor estiver acionado, a saída terá nível BAIXO. Caso 
contrário, a saída estará flutuando. Para se obter o nível ALTO na saída um resistor 
externo de pull-up é conectado. 
 
Figura 2.11: Circuito TTL coletor aberto com resistor de pull-up externo. 
 
2.8.2. Conexão Wired-AND 
 
Dispositivos com saídas em coletor aberto podem ter suas saídas conectadas 
juntas de maneira segura. Uma situação onde esse tipo de conexão é usado é 
mostrada na Figura 2.12. 
 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
 37 
 
 
Figura 2.12: Conexão wired-AND utilizando portas com coletor aberto. 
 
Esse tipo de conexão é chamado de conexão wired-AND porque é 
equivalente à operação lógica AND. Esta configuração elimina a necessidade de 
uma porta AND real. 
 
2.8.3. Buffers/Drivers de Coletor Aberto 
 
Todo circuito lógico que é chamado buffer, driver ou buffer/driver é projetado 
para suportar uma corrente e/ou uma capacidade de tensão maior do que um 
circuito lógico comum. 
 Por exemplo, o 7406 com saída em coletor aberto pode acionar cargas de 24 
V a 25 mA. 
 
2.8.4. Simbologia para Saídas em Coletor Aberto 
 
Figura 2.13: Simbologia de portas lógicas com coletor aberto. 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
 38 
2.9. Tristate (Terceiro Estado) para o TTL 
 
O terceiro estado, ou tristate, ocorre quando a saída de um dispositivo TTL 
apresenta alta impedância. Nessa condição, os dois transistores de saída do 
dispositivo estarão cortados e o terminal de saída não terá nível alto nem baixo 
(saída fica praticamente aberta). Para que o dispositivo lógico entre nesta condição, 
uma entrada chamada Habilitação (Enable) é acionada. 
 
 
Figura 2.14: Simbologia de um inversor TTL tristate. 
 
2.9.1. Circuitos Integrados Tristate 
 
Existem vários circuitos integrados lógicos tristate. Por exemplo, o 74LS125 e 
o 74LS126, que são buffers tristate. Os circuitos lógicos tristate são bastante usados 
em sistemas que utilizam barramento de dados. 
 
 
 
Figura 2.15: Buffers tristate usados para conectar diversos sinais em um barramento 
comum. 
 
 
 
Famílias Lógicas de Circuitos Integrados 
 39 
2.9.2. Simbologia para as Saídas Tristate 
 
 
Figura 2.16: Simbologia de um buffer com saída tristate. 
 
 
2.10. Circuitos Integrados Digitais MOS 
 
A maioria dos circuitos digitais MOS (metal oxide semiconductor – 
semicondutor com óxido metálico) é constituída de transistores de efeito de campo 
(MOSFET). Eles são menores, consomem pouco e são mais fáceis de fabricar. 
Dispositivos MOS podem conter um número maior de elementos de circuitos 
em um único encapsulamento do que os circuitos integrados bipolares. A grande 
desvantagem dessa tecnologia é sua susceptibilidade a danos provocados por 
eletricidade estática. 
 
 
2.11. O MOSFET 
 
 
 
Figura 2.17: Estados de comutação do MOSFET canal-N. 
 
 
 
FamíliasLógicas de Circuitos Integrados 
 40 
2.12. Circuitos Digitais com MOSFETs 
 
 Os circuitos digitais que utilizam MOSFETs podem ser divididos em três 
categorias: P-MOS, que utiliza MOSFETs com canal-P; N-MOS, que utiliza 
MOSFETs com canal-N; e CMOS (MOS Complementar) que utiliza ambos. Os 
circuitos P-MOS não são mais encontrados. 
 
2.12.1. Inversor N-MOS 
 
A Figura 2.18 mostra um circuito básico de um INVERSOR N-MOS. 
 
Figura 2.18: Inversor N-MOS. 
 
O circuito acima mostra dois MOSFETs canal-N. O transistor Q1 é chamado 
MOSFET de carga e Q2 é chamado de MOSFET de comutação. O transistor Q1 
está sempre conduzindo e funciona como se fosse um resistor de carga. 
 
2.12.2. NAND N-MOS e NOR N-MOS 
 
A Figura 2.19 mostra os circuitos básicos das portas NAND N-MOS e NOR N-
MOS. 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
 41 
 
Figura 2.19: Portas NAND N-MOS e NOR N-MOS. 
 
 
2.13. Características da Lógica MOS 
 
Se comparadas com famílias lógicas bipolares, as famílias lógicas N-MOS e 
P-MOS têm velocidade de operação menor, necessitam de menor potência, têm 
uma margem de ruído melhor, possuem uma faixa maior para a tensão de 
alimentação, um fan-out maior e menos espaço de área no chip. 
 
2.13.1. Velocidade de Operação 
 
O atraso de propagação típico de uma porta NAND N-MOS é de 50 ns. A 
resistência de saída alta no estado ALTO e capacitâncias parasitas de entrada 
contribuem para aumentar esse atraso. 
 
2.13.2. Margem de Ruído 
 
Para VDD = 5 V, as margens de ruído para a família N-MOS é de 
aproximadamente 1,5 V. A margem de ruído aumenta proporcionalmente para 
valores maiores de VDD. 
 
2.13.3. Fan-Out 
 
Devido à alta resistência de entrada do MOSFET, o fan-out da família MOS é 
muito alto. O fan-out é limitado apenas pelas capacitâncias de entrada da porta que, 
Famílias Lógicas de Circuitos Integrados 
 42 
em altas frequências, pode deteriorar o sinal digital. Mesmo assim, o fan-out chega a 
50 para a família MOS. 
 
2.13.4. Consumo de Potência 
 
Por usar altas resistências, os circuitos lógicos MOS consomem pequenas 
quantidades de potência. 
 
2.13.5. Complexidade do Processo de Fabricação 
 
A família lógica MOS possui um processo de fabricação bem mais simples do 
que a família TTL porque utiliza apenas MOSFETs. 
 
2.13.6. Sensibilidade à Eletricidade Estática 
 
A família lógica MOS é bastante susceptíveis a danos causados por 
eletricidade estática. Uma descarga eletrostática supera a capacidade de isolamento 
elétrico da camada de óxido danificando permanentemente o dispositivo. 
 
Recomendações: 
- Conecte todos os equipamentos que for manusear no “terra” da rede; 
- Conecte-se ao “terra” com o uso de uma pulseira especial; 
- Evite tocar os pinos dos circuitos integrados. Coloque-os imediatamente no 
circuito; 
- Mantenha os circuitos integrados em suas embalagens protetoras (espumas 
condutoras). Não os deixe fora de suas embalagens. 
Todas essas recomendações também valem para placas de circuito impresso 
(computadores, equipamentos, etc.). 
 
 
2.14. Lógica MOS Complementar 
 
A família lógica MOS Complementar (CMOS) utiliza MOSFETs tanto de canal-
P quanto de canal-N. Isso torna o CMOS mais rápido e com menor consumo de 
potência em comparação com as outras famílias MOS. Em contrapartida, os circuitos 
integrados CMOS têm maior grau de complexidade para a fabricação e menor 
densidade de integração (ocupam maior área de chip). 
 
 
Famílias Lógicas de Circuitos Integrados 
 43 
2.14.1. Inversor CMOS 
 
O circuito básico do INVERSOR CMOS é mostrado na Figura 2.20. 
 
Figura 2.20: Inversor CMOS. 
 
2.14.2. NAND CMOS e NOR CMOS 
 
A 
Figura 2.21 mostra o circuito básico das portas NAND CMOS e NOR CMOS. 
 
 
Figura 2.21: Portas NAND CMOS e NOR CMOS. 
 
Famílias Lógicas de Circuitos Integrados 
 44 
 
2.15. Características da Série CMOS 
 
2.15.1. Série 4000/14000 
 
A série 4000 e a série 14000 são equivalentes. Os circuitos integrados dessas 
duas séries têm um consumo muito baixo e podem operar de 3 a 15 V. São muito 
lentos quando comparados com TTL e possuem corrente de saída muito baixa. 
 
2.15.2. Série 74C 
 
Série CMOS compatível pino a pino e funcionalmente equivalente a 
componentes TTL. Quanto à performance, a série 74C possui quase todas as 
características da série 4000. 
 
2.15.3. 74HC/HCT (High Speed CMOS – CMOS de Alta Velocidade) 
 
Versão aperfeiçoada da série 74C. Possui maior velocidade e maior 
capacidade de corrente. Componentes das séries 74HC e 74HCT são compatíveis 
pino a pino com componentes da série TTL. A série 74HC não é eletricamente 
compatível com TTL. 
 
2.15.4. 74AC/ACT (CMOS Avançado) 
 
Esta série apresenta uma melhoria no que se refere a imunidade a ruído, 
atraso de propagação e máxima frequência de clock. Não são compatíveis pino a 
pino com TTL. A série 74AC não é compatível eletricamente com TTL. 
 
2.15.5. 74AHC (Advanced High-Speed CMOS – CMOS Avançado de Alta 
Velocidade) 
 
Esta é a mais recente série utilizada em aplicações de alta velocidade, baixo 
consumo e baixa capacidade de acionamento. 
 
2.15.6. Tensão de Alimentação 
 
As séries 4000/14000 e 74C podem operar com VDD de 3 a 15 V. As séries 
74HC/HCT e 74AC/ACT podem operar com VDD de 2 a 6 V. 
 
 
Famílias Lógicas de Circuitos Integrados 
 45 
2.15.7. Níveis de Tensão Lógicos 
 
Tabela 2.3: Comparação entre os níveis de tensão TTL e CMOS. 
 Parâmetro 
 VIH(min) VIL(max) VOH(min) VOL(max) VNH VNL 
4000B
 
3,5 1,5 4,95 0,05 1,45 1,45 
74HC
 
3,5 1,0 4,9 0,1 1,4 0,9 
74HCT
 
2,0 0,8 4,9 0,1 2,9 0,7 
74AC
 
3,5 1,5 4,9 0,1 1,4 1,4 
74ACT
 
2,0 0,8 4,9 0,1 2,9 0,7 
74AHC
 
3,85 1,65 4,4 0,44 0,55 1,21 
CMOS 
74AHCT
 
2,0 0,8 3,15 0,1 1,15 0,7 
74 2,0 0,8 2,4 0,4 0,4 0,4 
74LS 2,0 0,8 2,7 0,5 0,7 0,3 
74AS 2,0 0,8 2,7 0,5 0,7 0,3 
TTL 
74ALS 2,0 0,8 2,7 0,4 0,7 0,4 
 Níveis de tensão (em volts) de entrada/saída com VDD = VCC = +5 V. 
 
2.15.8. Margens de Ruído 
 
De um modo geral, os dispositivos CMOS têm margens de ruído maior que os 
TTL (tabela anterior). As margens de ruído são calculadas a partir da fórmula: 
 
VNH = VOH(min) - VIH(min) 
VNL = VOL(max) - VIL(max) 
 
2.15.9. Dissipação de Potência 
 
Quando o circuito lógico CMOS está estático (não está comutando), sua 
dissipação de potência é muito baixa. Para VDD = +5 V, a dissipação típica de 
potência DC é de 2,5 nW. Para VDD = +10 V, este valor aumenta para apenas 10 
nW. 
 
2.15.10. Dissipação de Potência Aumenta com a Frequência 
 
A dissipação de potência em um circuito lógico CMOS aumenta com a 
frequência de comutação de sua saída. 
Famílias Lógicas de Circuitos Integrados 
 46 
Quando uma saída CMOS comuta de BAIXO para ALTO, uma corrente 
transiente deve ser fornecida para a capacitância de carga. Essa capacitância 
corresponde a todas as capacitâncias parasitas das entradas das portas lógicas que 
são acionadas por esta saída. 
 
 
Figura 2.22: Pulsos de corrente devido à capacitância parasita. 
 
A Figura 2.22 mostra o efeito da capacitância de carga no momento da 
transição da saída de um circuito CMOS. 
Outro fator é que durante as transições, por um curto período de tempo, os 
dois transistores de saída estarão conduzindo juntos. Esse efeito também contribui 
para o aumento da dissipação de potência. 
 
2.15.11. Fan-Out 
 
O número de entradas CMOS que uma saída CMOS pode acionar é limitado 
pela capacitância de entrada. Quanto maior for o número de entradas CMOS, maior 
é a capacitância de carga vista pela saída CMOS e maior será o seu tempo de 
comutação. Para frequências menores que 1 MHz, o fan-outestá limitado a 50. 
 
2.15.12. Velocidade de Comutação 
 
Os dispositivos CMOS têm maior velocidade de comutação em relação aos 
circuitos N-MOS e P-MOS. Isso porque a saída CMOS tem resistência menor que as 
saídas N-MOS e P-MOS. 
Uma porta NAND da série 4000 terá tipicamente um tpd de 50 ns com VDD = 5 
V, e 25 ns com VDD = 10 V. 
Uma porta NAND da série 74HC/HCT tem um tpd médio em torno de 8 ns 
quando VDD = 5 V. Uma porta NAND 74AC/ACT tem um tpd médio em torno de 4,7 
ns. Uma porta NAND 74AHC tem um tpd médio em torno de 4,3 ns. 
 
Famílias Lógicas de Circuitos Integrados 
 47 
2.15.13. Entradas Não-Utilizadas 
 
Entradas CMOS nunca devem ficar desconectadas. Elas devem ser 
conectadas a um nível lógico ou alguma outra entrada. 
Uma entrada CMOS não conectada é susceptível a ruído e a eletricidade 
estática, que poderiam polarizar os MOSFETs para um estado de condução, 
resultando no aumento de dissipação de potência e em possível superaquecimento. 
 
2.15.14. Sensibilidade à Eletricidade Estática 
 
A grande resistência das entradas CMOS as torna especialmente sensíveis 
ao acúmulo de cargas estáticas, que podem produzir tensões suficientemente 
grandes para danificar os MOSFETs internos. A maioria dos circuitos integrados 
CMOS possui diodos de proteção, que limitam a tensão de entrada. 
 
2.15.15. Comparação entre as Séries CMOS e TTL 
 
Tabela 2.4: Comparação entre as séries TTL e CMOS. 
Dissipação de 
potência por porta 
(mW) 
Estática 100 kHz 
Atraso de 
propagação 
(ns) 
Velocidade-
potência (a 
100 kHz) 
(pJ) 
Frequência 
máxima de 
clock (MHz) 
Margem 
de ruído 
no pior 
caso (V) 
4000B 1 x 10-3 0,1 50 5 12 1,5 
74HC/HCT 2,5 x 10-3 0,17 8 1,4 40 0,9 
74AC/ACT 5,0 x 10-3 0,08 4,7 0,37 100 0,7 
74AHC/T 9,0 x 10-5 6,0 x 10-3 3,7 0,02 130 0,55 
74 10 10 9 90 35 0,4 
74LS 2 2 9,5 19 45 0,3 
74AS 8 8 1,7 13,6 200 0,3 
74ALS 1,2 1,2 4 4,8 70 0,4 
Todos os valores são para VDD = 5 V. 
 
 
2.16. Tecnologia de Baixa Tensão 
 
O aumento do número de componentes dentro dos circuitos integrados 
acarreta em um aumento de sua potência consumida e em problemas no material 
isolante entre os seus componentes internos. 
Famílias Lógicas de Circuitos Integrados 
 48 
Para solucionar estes problemas surgiram os circuitos integrados que utilizam 
a tecnologia de baixa tensão, ou seja, a tensão é menor que os 5 V: 
 
• Série 74LVC (Low-Voltage CMOS – CMOS de Baixa Tensão) – Utiliza lógica 
de 3,3 V mas pode aceitar níveis lógicos de 5 V em suas entradas. 
• Série 74ALVC (Advanced Low-Voltage CMOS – CMOS de Baixa Tensão 
Avançado) – Oferece melhor performance e trabalha apenas com lógica de 3,3 
V. 
• Série 74LV (Low-Voltage – Baixa Tensão) – Utiliza tecnologia CMOS mas 
opera somente com dispositivos de 3,3 V. 
• Série 74LVT (Low-Voltage BiCMOS Technology – Tecnologia BiCMOS de 
Baixa Tensão) – Oferece as mesmas características da série 74LVC (as 
entradas aceitam níveis lógicos de 5 V) e são eletricamente compatíveis com 
TTL. 
 
Tabela 2.5: Comparação entre CMOS de baixa tensão. 
 LVC ALVC LV LVT 
Vcc (recomendado) 2,0 a 3,6 2,3 a 3,6 2,7 a 3,6 2,7 a 3,6 
tPD (ns) 6,5 3 18 4 
Intervalo para VIH (V) 2,0 a 6,5 2,0 a 4,6 2,0 a Vcc + 0,5 2,0 a 7 
VIL (max) (V) 0,8 0,8 0,8 0,8 
IOH (mA) 24 12 6 32 
IOL (mA) 24 12 6 64 
 
 
2.17. Saídas CMOS de Dreno Aberto e Tristate 
 
Saídas CMOS convencionais nunca devem ser conectadas juntas. Quando as 
saídas CMOS convencionais são colocadas em curto, o valor da tensão no terminal 
de saída comum será de aproximadamente Vcc / 2 se as saídas estiverem em níveis 
diferentes. 
 
2.17.1. Saídas em Dreno Aberto 
 
Dispositivos com dreno aberto são os correspondentes CMOS às saídas em 
coletor aberto TTL. 
 
 
Famílias Lógicas de Circuitos Integrados 
 49 
2.17.2. Saídas Tristate 
 
Dispositivos com saídas tristate têm operação similar à das saídas tristate 
TTL. 
 
 
Figura 2.23: Portas CMOS com dreno aberto em conexão wire-AND e saídas CMOS 
tristate conectadas em um barramento. 
 
 
2.18. Interfaceamento de Circuitos Integrados 
 
Quando utilizamos circuitos integrados de diferentes tecnologias quase 
sempre necessitamos de um circuito de interface. O circuito de interface está 
conectado entre a saída do circuito acionador e a entrada do circuito de carga. Sua 
função é condicionar o sinal vindo do acionador e condicioná-lo de modo a torná-lo 
compatível com os requisitos da carga. 
 
 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
 50 
Tabela 2.6: Níveis de tensão e corrente de portas TTL e CMOS. 
 Parâmetros 
 
VIH 
(min)
 
VIL 
(max) 
VOH 
(min) 
VOL 
(max) 
IIH 
(max) 
IIL 
(max) 
IOH 
(max) 
IOL 
(max) 
4000B
 
3,5 V 1,5 V 4,95 V 0,05 V 1 µA 1 µA 0,4 mA 0,4 mA 
74HC
 
3,5 V 1,0 V 4,9 V 0,1 V 1 µA 1 µA 4 mA 4 mA 
74HCT
 
2,0 V 0,8 V 4,9 V 0,1 V 1 µA 1 µA 4 mA 4 mA 
74AC
 
3,5 V 1,5 V 4,9 V 0,1 V 1 µA 1 µA 24 mA 24 mA 
74ACT
 
2,0 V 0,8 V 4,9 V 0,1 V 1 µA 1 µA 24 mA 24 mA 
74AHC
 
3,85 V 1,65 V 4,4 V 0,44 V 1 µA 1 µA 8 mA 8 mA 
CMOS 
74AHCT
 
2,0 V 0,8 V 3,15 V 0,1 V 1 µA 1 µA 8 mA 8 mA 
74 2,0 V 0,8 V 2,4 V 0,4 V 40 µA 1,6 mA 0,4 mA 16 mA 
74LS 2,0 V 0,8 V 2,7 V 0,5 V 20 µA 0,4 mA 0,4 mA 8 mA 
74AS 2,0 V 0,8 V 2,7 V 0,5 V 20 µA 0,5 mA 2 mA 20 mA 
74ALS 2,0 V 0,8 V 2,7 V 0,4 V 20 µA 0,1 mA 0,4 mA 8 mA 
TTL 
74F 2,0 V 0,8 V 2,5 V 0,5 V 20 µA 0,6 mA 1 mA 20 mA 
Níveis de tensão e corrente de entrada/saída com VDD = VCC = +5 V. 
 
 
2.19. TTL Acionando CMOS 
 
Quando interfaceamos diferentes tipos de circuitos integrados, devemos 
verificar se o dispositivo acionador pode satisfazer os parâmetros de corrente e 
tensão do dispositivo de carga. 
No caso de um TTL acionar uma carga CMOS, a corrente de saída TTL é 
capaz de satisfazer o requisito de entrada da entrada CMOS. Com relação à tensão, 
os parâmetros VOH(min) de todas as séries TTL são muito baixos quando 
comparados com VIH(min) das séries 4000B, 74HC, 74AC e 74AHC. 
A solução é aumentar a tensão VOH(min) do acionador TTL. Isso é feito 
através de um resistor de pull-up. 
 
 
 
 
 
 
 
 
Famílias Lógicas de Circuitos Integrados 
 51 
 
Figura 2.24: O resistor de pull-up externo aumenta a tensão de saída para 
aproximadamente 5 V no estado ALTO. 
 
2.19.1. TTL Acionando CMOS com Tensão de Alimentação Alta 
 
Os circuitos integrados TTL não podem operar com tensões maiores do que 5 
V. Quando o dispositivo CMOS estiver operando com alimentação maior de 5 V, o 
resistor de pull-up talvez não possa ser utilizado. 
A solução é utilizar um buffer coletor aberto (7407), conforme a Figura 2.25. 
 
Figura 2.25: O buffer 7407 é usado para interfacear dispositivos TTL que acionam 
cargas CMOS com alimentação maior do que 5 V. 
 
 
2.20. CMOS Acionando TTL 
 
2.20.1. CMOS Acionando TTL no Estado ALTO 
 
As saídas CMOS podem fornecer tensão suficiente (VOH) para satisfazer os 
requisitos de uma entrada TTL no estado ALTO (VIH). As saídas CMOS também 
podem fornecer corrente suficiente para satisfazer os requisitos de corrente de 
entrada (IIH). 
 
Famílias Lógicas de Circuitos Integrados 
 52 
2.20.2. CMOS Acionando TTL no Estado BAIXO 
 
Nesta situação, as séries 74HC e 74HCT podem acionar apenas uma carga 
TTL. A série 4000B não consegue acionar nenhuma carga TTL. 
A solução é utilizar um buffer tristate (74LS125). Este circuito de interface 
possui corrente de entrada baixa e corrente alta de saída. 
 
 
Figura 2.26: Um buffer é usado para interfacear componentes CMOS de baixa 
capacidade de corrente com entradas 74LS. 
 
2.20.3. CMOS com Tensão de Alimentação Alta