Relatório Introdução ao software Quartus II e a placa DE2 Altera

Prévia do material em texto

UNESP 
UNIVERSIDADE ESTADUAL PAULISTA “JULIO DE MESQUITA FILHO” 
CAMPUS DE ILHA SOLTEIRA 
 
 
 
 
 
INTRODUÇÃO AO SOFTWARE QUARTUS II E A PLACA DE2-ALTERA 
LABORATÓRIO DE CIRCUITOS DIGITAIS II 
 
 
 
 
 
DISCENTE: JOÃO GABRIEL BANDEIRA RAMOS RA: 152053018 
 DOCENTE: SUELY CUNHA AMARO MANTOVANI 
 
 
 
 
 
 
 
 
ILHA SOLTEIRA – SP 
MARÇO DE 2017 
1. OBJETIVO 
APRENDER A UTILIZAR O AMBIENTE DE PROJETO QUARTUS II JUNTAMENTE 
COM A PLACA DE2-ALTERA POR MEIO DO PROJETO DE UM DECODIFICADOR 3:7. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
2. INTRODUÇÃO TEÓRICA 
2.1 PLACA DE2 
A PLACA DE DESENVOLVIMENTO DE2 É UM KIT DE DESENVOLVIMENTO 
PERTENCENTE À FAMILIA DE FPGA's CYCLONE II DA ALTERA. ESSA PLACA DISPÕE DE 
UM DISPOSITIVO LÓGICO PROGRAMAVEL DA SÉRIE EP2C35F672C6N QUE, EM 
CONJUNTO COM OS PERIFÉRICOS DA MESMA, PERMITE O DESENVOLVIMENTO DE 
APLICAÇÕES DE LÓGICA COMBINACIONAL E SEQUENCIAL. 
 
2.2 QUARTUS II 
QUARTUS II É UM SOFTWARE DE PROJETO DE DISPOSITIVOS LÓGICOS 
PROGRAMÁVEIS DA EMPRESA ALTERA. ESTE SOFTWARE PROPORCIONA EDIÇÃO 
VISUAL DE CIRCUITOS LÓGICOS, SIMULAÇÃO DE FORMAS DE ONDA E PERMITE A 
IMPLEMENTAÇÃO EM VERILOG E/OU VHDL PARA DESCRIÇÃO DE HARDWARE. COM O 
QUARTUS II, O DESENVOLVEDOR PODE SINTETIZAR E ANALISAR PROJETOS HDL E 
COMPILAR SEUS PROJETOS, EFETUAR ANÁLISE DE TEMPO, EXAMINAR DIAGRAMAS 
RTL, SIMULAR A REAÇÃO DO PROJETO A DIFERENTES ESTIMULOS E CONFIGURAR O 
DISPOSITIVO DE DESTINO COM O PROGRAMADOR. 
 
2.3 DECODIFICADOR 
OS DECODIFICADORES SÃO CIRCUITOS LÓGICOS RESPONSÁVEIS POR GERAR 
UMA SAIDA ESPECÍFICA PARA CADA COMBINAÇÃO ÚNICA DE ENTRADA; EM OUTRAS 
PALAVRAS, DETERMINADAS SAIDAS SÓ SERÃO ATIVADAS SE, E SOMENTE SE, HOUVER 
UMA COMBINAÇÃO ESPECIFICA DE ENTRADAS. 
 
 
 
 
 
 
 
 
 
3. METODOLOGIA 
3.1 MATERIAIS UTILIZADOS 
PARA A EXECUÇÃO DO EXPERIMENTO FOI UTILIZADO UMA PLACA DE2-ALTERA DA 
FAMILIA CYCLONE II JUNTAMENTE COM O SOFTWARE DE DESIGN DE DISPOSITIVOS 
LÓGICOS PROGRAMÁVEIS, O QUARTUS II. 
3.2 PROCEDIMENTO EXPERIMENTAL 
PRIMEIRAMENTE FOI PROJETADO UM DECODIFICADOR DE 3 BITS DE ENTRADA 
E 7 BITS DE SAIDA, DE FORMA QUE CADA UMA DAS 8 POSSIBILIDADES DE 
COMBINAÇÃO DE ENTRADA GERASSE UM PADRÃO DE SAIDA, PARA UM DISPLAY DE 7 
SEGMENTOS DO TIPO ANODO COMUM, REFERENTE A UM DIGITO DO REGISTRO 
GERAL (RG) DE UM DOS OPERADORES DO EXPERIMENTO. FEITO ISSO, FOI 
IMPLEMENTADO O PROJETO DO CIRCUITO LÓGICO NO QUARTUS II E FEITA UMA 
SIMULAÇÃO POR MEIO DO PRÓPRIO SOFTWARE A FIM DE AVERIGUAR O 
FUNCIONAMENTO DO CIRCUITO. 
DEPOIS DE ASSEGURARADO O BOM DESEMPENHO DO CIRCUITO LÓGICO POR 
MEIO DA SIMULAÇÃO, FOI REALIZADA A DESIGNAÇÃO DE PINOS A FIM DE 
DETERMINAR QUAL DISPLAY DA PLACA IRIA MOSTRAR OS NUMEROS DO RG E QUAIS 
AS TRES CHAVES QUE IRIAM FORNECER OS VALORES DE ENTRADA PARA O 
DECODIFICADOR. 
CONCLUIDO TODAS ESSAS ETAPAS, O SOFTWARE QUARTUS II PÔDE 
PROGRAMAR O PROJETO NO FPGA DO KIT DE2 E EXECUTAR, E ENTAO FOI POSSIVEL A 
VISUALIZAÇÃO DOS NUMEROS DO RG NO DISPLAY ESPECIFICADO, DE ACORDO COM 
AS COMBINAÇÕES FEITAS COM AS TRES CHAVES. 
 
 
 
 
 
 
 
 
 
 
4. RESULTADOS E DISCUSSAO 
O ESQUEMA DO CIRCUITO LÓGICO DO DECODIFICADOR 3:7, ILUSTRADO NO 
APÊNDICE A, FOI PROJETADO DE TAL FORMA A SEGUIR A TABELA VERDADE DA 
TABELA 1. A PARTIR DA TABELA 1 FORAM EXTRAIDAS AS FUNÇÕES BOOLEANAS DE 
CADA SEGMENTO L[0..6] DO DISPLAY, DESCRITAS NA TABELA 2, E IMPLEMENTADAS 
NO SOFTWARE QUARTUS II CONFORME O ESQUEMÁTICO. 
C2 C1 C0 L0 L1 L2 L3 L4 L5 L6 DEC 
0 0 0 1 
0 0 1 9 
0 1 0 2 
0 1 1 6 
1 0 0 2 
1 0 1 3 
1 1 0 7 
1 1 1 5 
TABELA 1. C[2..0] SÃO OS NIVEIS LÓGICOS DAS ENTRADAS DO DECODIFICADOR; NIVEIS ESTES, QUE 
REPRESENTAM A POSIÇÃO DE TRES CHAVES DE SELEÇÃO DA PLACA DE2. L[0..6] REPRESENTA OS 
NIVEIS LÓGICOS DOS 7 SEGMENTOS DO DISPLAY DO TIPO ANODO COMUM E NA COLUNA DEC CONSTA 
OS NUMEROS QUE SÃO FORMADOS NO DISPLAY DE ACORDO COM CADA COMBINAÇÃO DE C[2..0]. 
L0 = 
L1 = 
L2 = 
L3 = 
L4 = 
L5 = 
L6 = 
TABELA 2. EXPRESSÕES LÓGICAS DE CADA SEGMENTO DO DISPLAY. 
ANALISANDO AS FORMAS DE ONDA, DAS ENTRADAS (INPUT) E SAIDAS 
(OUTPUT), GERADAS NA SIMULAÇÃO (FIGURA 1) É POSSIVEL VERIFICAR QUE O 
CIRCUITO LÓGICO APRESENTOU BOM FUNCIONAMENTO, VISTO QUE O CONJUNTO 
L[0..6] DE SAIDAS CORRESPONDEU DE ACORDO COM A COMBINAÇÃO C[2..0] DE 
ENTRADAS CONFORME PREVISTO NA TABELA 1. PRAGMATICAMENTE, ISSO SIGNIFICA 
QUE O CIRCUITO MOSTROU NO DISPLAY, DE FORMA ORDENADA, A SEQUENCIA 
"19262375", SEQUENCIA ESTA QUE REPRESENTA O RG DE UM DOS OPERADORES DO 
EXPERIMENTO. 
 
 
FIGURA 1. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
5. CONCLUSÃO 
O EXPERIMENTO BUSCOU PROMOVER O CONTATO COM O SOFTWARE 
QUARTUS II JUNTAMENTE COM A PLACA DE2-ALTERA, POR MEIO DO PROJETO DE UM 
DECODIFICADOR 3:7 QUE RECEBESSE SINAIS DE TRES CHAVES DA PLACA DE2 E 
ENVIASSE SINAIS PARA UM DISPLAY DE 7 SEGMENTOS, A FIM DE MOSTRAR, DE FORMA 
ORDENADA, OS NUMEROS DO REGISTRO GERAL (RG) DE UM DOS OPERADORES DO 
EXPERIMENTO. 
ATRAVES DESTE ENSAIO FOI POSSIVEL CONHECER O POTENCIAL DO KIT DE 
DESENVOLVIMENTO DA ALTERA E DO SOFTWARE QUARTUS II, BEM COMO SUAS 
FERRAMENTAS, COMO A DE SINTESE DE CIRCUITOS LÓGICOS COMBINACIONAS DE 
FORMA VISUAL, DE SIMULAÇÃO DE PROJETO E ANÁLISE DAS FORMAS DE ONDA. 
OS RESULTADOS OBTIDOS NO EXPERIMENTO FORAM SATISFATÓRIOS, VISTO 
QUE O CIRCUITO LÓGICO IMPLEMENTADO GEROU, NA SEQUENCIA CORRETA, O 
NUMERO DO RG POR COMPLETO, EVIDENCIANDO QUE O SOFTWARE QUARTUS II E O 
HARDWARE DA ALTERA SÃO FERRAMENTAS PRÁTICAS PARA DESENVOLVIMENTO E 
ANALISE DE PROJETOS QUE PROPORCIONAM BONS RESULTADOS. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
6. REFERENCIAS BIBLIOGRAFICAS 
[1] UNIFEI, UNIVERSIDADE FEDERAL DE ITAJUBÁ. INSTITUTO DE ENGENHARIA DE 
SISTEMAS E TECNOLOGIA DA INFORMAÇÃO. DESENVOLVIMENTO COM A PLACA 
ALTERA DE2. ITAJUBÁ - MG, ABRIL DE 2012.