Experiência Circuitos Lógicos combinacionais

Prévia do material em texto

Experiência: Circuitos Lógicos Combinacionais
1. Objetivos. 
Utilizar os conceitos teóricos sobre portas lógicas além de técnicas de 
simplificação de expressões lógicas, na analise de um determinado problema para a 
criação de um projeto de circuito digital que permita representar uma solução para o 
problema dado. Posteriormente utilizar o projeto obtido para a implementação desse 
circuito utilizando portas lógicas discretas.
2. Introdução.
Para descrever como a saída de um circuito lógico depende dos níveis lógicos 
presentes nas entradas dos circuitos, usamos a técnica da tabela-verdade. Essa tabela 
relaciona todas as combinações possíveis de níveis lógicos das entradas com seus 
correspondentes níveis lógicos de saída.
Uma tabela verdade de N entradas tem N2 sendo seu número de combinações 
de entrada. É simples completar uma tabela verdade sem esquecer nenhuma combinação 
visto que a lista de todas as combinações possíveis é uma sequência de contagem 
binária.
 É a partir da tabela verdade que obtemos a expressão booleana para o circuito 
requerido. Em suma, qualquer problema lógico pode ser resolvido seguindo-se o 
seguinte procedimento:
 1º) Construir uma tabela-verdade a partir da interpretação do problema;
 2º) Montar o mapa de Karnaugh a partir da tabela;
 3º) Implementar o circuito para a expressão final, simplificada.
2.1 – O método do Mapa de Karnaugh (Mapa-K).
 
 Este é um método gráfico utilizado na conversão para um circuito lógico de 
uma tabela verdade ou para simplificar uma equação lógica.
 Cada quadrado no Mapa de Karnaugh representa uma linha da tabela 
verdade. A numeração dos quadrados do Mapa-K está relacionada com a linha 
3
correspondente na tabela verdade conforme a Figura 2.1. Cada quadrado contém em si o 
nível lógico de saída da combinação da linha correspondente na tabela verdade. 
Fig.2.1 – Mapas K para 2, 3 e 4 variáveis.
Para o uso do Mapa-K na simplificação de uma expressão booleana pode ser 
seguido o procedimento aplicável à maioria dos casos:
4
1º: Colocar os 1s nos quadrados correspondentes aos 1s da tabela-verdade no 
Mapa de Karnaugh. Nos quadrados restantes, colocar 0s.
2º:Faça os agrupamentos com maior número de 1s possível. Comece procurando 
octetos, depois quartetos, pares e isolados, nessa ordem, para máxima simplificação.
3º:Forme a soma OR de todos os termos gerados por cada grupo.
2.2 – Agrupamento de Quadrados.
O agrupamento correto dos 1s do Mapa de Karnaugh simplifica a expressão para 
a saída X. 
1) Agrupamento de 2 quadrados: 1s são agrupados em pares. Os 1s são 
adjacentes verticalmente ou horizontalmente. A saída será composta de n-1 variáveis, 
para uma tabela-verdade de n variáveis.
2) Agrupamento de 4 quadrados: 1s são agrupados em quadras. Os 1s podem 
formar um quadrado, uma linha ou uma coluna, composta de quatro 1s. A saída será 
composta de n-2 variáveis, para uma tabela-verdade de n variáveis.
3) Agrupamento de 8 quadrados: 1s são agrupados em octetos. A saída será 
composta de n-3 variáveis, para uma tabela-verdade de n variáveis.
5
3. Relatório.
Consideramos um detector de magnitude relativa de duas entradas de dois bits cada. 
Inserindo dois códigos binários na entrada, a saída mostra se esses dois códigos são iguais e se a 
primeira entrada tem um valor maior ou menor que a segunda. Um esquema gráfico desse 
problema é mostrado na figura abaixo:
Fig. 3.1 – Esquematização do problema enunciado.
Seguimos os seguintes procedimentos experimentais para a criação do projeto de um 
circuito para este detector:
a) Montar uma tabela-verdade para este projeto.
Sabendo que a entrada possui quatro bits, que o circuito contém três saídas e que o 
objetivo desse circuito é comparar como igual, menor e maior os números inseridos, 
montamos a tabela verdade que representa o seu funcionamento:
Tabela 3.1 – Tabela Verdade para o problema enunciado.
6
b) Utilizando os dados da tabela verdade, montar os mapas de Karnaugh relativos a 
cada saída e simplificar as expressões lógicas obtidas.
Para cada saída representada, montamos os mapas de Karnaugh e obtemos as 
expressões lógicas através dos 1-mintermos:
- Para a saída M:
Fig. 3.2 – Mapa-K para a saída M.
 ⇒+++= 0101010101010101 ............ yyxxyyxxyyxxyyxxM
 ⇒+++=⇒ )..(.)..(. 000011000011 yxyxyxyxyxyxM
7
 )..).(..( 11110000 yxyxyxyxM ++=⇒ 
 )).(( 1100 yxyxM ⊕⊕=∴ (3-1)
- Para a saída N:
Fig.3.3 – Mapa-K para a saída N.
 00101011 ..... yxxyyxyxN ++=
 ).(.. 110011 xyyxyxN ++=∴ (3-2)
- Para a saída P:
Fig.3.4 – Mapa-K para a saída P.
8
 01000111 ..... yyxyxxyxP ++=
 111100 .)(. yxyxyxP ++=∴ (3-3)
c) Fornecer um esquema de ligação dos C.I.’s utilizados para implementar as 
expressões lógicas obtidas no item “b”.
Fig.3.5 – Esquema gráfico do circuito lógico a ser implementado.
d) Montar o circuito projetado no módulo de chaves e testar todas as possibilidades de 
entrada conferindo com as saídas.
Após fazer os esquemas de ligações no item “c”, pudemos com facilidade montar o 
circuito esquematizado na figura 3.5. Ocorreram alguns erros na montagem que 
9
puderam ser resolvidos com auxilio da numeração das pinagens feitas na mesma figura. 
Separando o circuito em três módulos, M, N e P, pudemos testar cada um desses 
separadamente e analisar se estes apresentavam falhas para que estas falhas não 
ocorressem quando implentado o circuito total. Testamos as combinações possíveis para 
cada módulo e obtemos os valores da tabela verdade. Depois ligamos o circuito inteiro e 
testamos também todas as possibilidades de saídas comparando-as com a tabela verdade 
da tabela 3.1 obtendo um resultado concordante. Para essa implementação foram 
utilizados: Protoboard, módulo de chaves, C.I.’s 7404, 7408, 7486 e 7402 e fios.
Fig.3.6 – Circuito montado na protoboard.
 
Fig. 3.7 – Testes no módulo de chaves.
e) Montar e simular o circuito no Max+Plus II e comparar as formas de onda de saída 
com as tabelas-verdade de cada saída e do circuito total.
10
Montando o circuito da figura 3.5. no Max+Plus II, compilando e simulando no editor 
de forma de onda (Waveform Editor), obtemos a seguinte forma de onda:
Fig.3.8 – Formas de onda obtidas da simulação do circuito.
Comparando os valores assumidos por essas formas de onda com os valores da tabela-
verdade da tabela 3.1, verificamos que tais valores são iguais, exceto pelo pequeno 
atraso de propagação existente na forma de onda simulada.
11
4. Conclusões.
Partindo de princípios teóricos, foi possível realizar um projeto de circuito 
digital com o objetivo de resolver um determinado problema. Com este experimento, 
pudemos observar um resultado prático envolvendo a aplicação de teoremas de álgebra 
booleana, necessários para simplificação de expressões lógicas, conceitos 
exclusivamente teóricos.
As saídas dos mapas de Karnaugh, apesar de fornecerem um resultado 
simplicado, baseado no agrupamento de bits, não apresenta-os da forma mais 
simplificada. Aplicando teoremas de álgebra, vimos que é possível tornar a expressão 
lógica obtida mais simples.
Vimos que a simplificação das expressões lógicas resultam em circuitos digitais também 
mais simplificados,o que no ponto de vista da engenharia é um fator importante pois implica na 
economia de materiais, C.I.’s e tamanho na hora de construir um circuito para alguma aplicação 
prática.
Uma vez que se utiliza conceitos teóricos para se chegar em um resultado prático, 
podemos concluir que são eficazes e verdadeiros tais conceitos se o resultado prático apresentar 
sucesso. Como neste experimento seguimos do procedimento teórico ao experimental e obtemos 
um resultado satisfatório, podemos concluir serem eficazes e verdadeiros os conceitos teóricos 
aplicados tais como as propriedades e teoremas de álgebra booleana utilizados e o Mapa de 
Karnaugh como um dispositivo para simplificar e obter expressões lógicas para um determinado 
problema.
12