Baixe o app para aproveitar ainda mais
Prévia do material em texto
/13 SISTEMAS DIGITAIS II ar thur.pau la@engenhar ia .u j f j .b r Arthur Neves de Paula /13 Unidade 01 – Flip-Flops e Dispositivos Correlatados 2 ▪ Latch com Portas NAND e NOR ▪ Sinais de Clock e Flip-Flops com Clock ▪ Flip-Flop SC com Clock ▪ Flip-Flop JK com Clock ▪ Flip-Flop D com Clock ▪ Entradas Assíncronas ▪ Símbolos IEEE/ANSI ▪ Temporização em Flip-Flops ▪ Aplicações com Flip-Flops ▪ Armazenamento e Transferência de Dados ▪ Transferência Serial de Dados: Registradores de Deslocamento ▪ Divisão de Frequência e Contagem ▪ Dispositivos Schmitt-Trigger ▪ Multivibrador Monoestável ▪ Circuitos Geradores de Clock /13 Flip-flop J-K com Clock 3 S C CLK Q 0 0 ↑ Não muda 1 0 ↑ 1 0 1 ↑ 0 1 1 ↑ Comuta* /13 Flip-flop J-K com Clock 4 /13 Unidade 01 – Flip-Flops e Dispositivos Correlatados 5 ▪ Latch com Portas NAND e NOR ▪ Sinais de Clock e Flip-Flops com Clock ▪ Flip-Flop SC com Clock ▪ Flip-Flop JK com Clock ▪ Flip-Flop D com Clock ▪ Entradas Assíncronas ▪ Símbolos IEEE/ANSI ▪ Temporização em Flip-Flops ▪ Aplicações com Flip-Flops ▪ Armazenamento e Transferência de Dados ▪ Transferência Serial de Dados: Registradores de Deslocamento ▪ Divisão de Frequência e Contagem ▪ Dispositivos Schmitt-Trigger ▪ Multivibrador Monoestável ▪ Circuitos Geradores de Clock /13 Flip-flop D com Clock 6 D CLK Q 0 ↑ 0 1 ↑ 1 /13 Flip-flop D com Clock 7 /13 Latch D 8 EN D Q 0 X Não muda 1 0 0 1 1 1 /13 Latch D 9 /13 Exemplo de transferência de dados em paralelo 10 /13 Exercício: Aplicação do Flip-Flop J-K 11 ▪ Dado o circuito abaixo, determinar as saídas A, B e C dadp qie tpdas as entradas J e K estão em nível ALTO. Inicialmente A, B e C se encontram em nível BAIXO. /13 Exercício: Aplicação do Flip-Flop J-K 12
Compartilhar