Prática 03 - Características da Família TTL e CMOS

Prévia do material em texto

UNIVERSIDADE FEDERAL DE OURO PRETO 
ICEA- Instituto de Ciências Exatas e Aplicadas 
 Campus- João Monlevade 
 
 
 
 
Disciplina: Princípios de Eletrônica Digital/ CEA-341 
Curso: Engenharia de Computação 
 
Prática 03: Características das famílias TTL e CMOS 
 
 
 
 
 
Nomes: Filipe de Magalhães Costa 
 Jonathas Rocha 
 Lucas Cedro de Lima 
 Luíza Bastos Ribeiro 
 
 
 
João Monlevade-MG 
04/05/2012 
1 
 
 
Sumário 
 
Introdução ................................................................................................................................2 
Resumo .....................................................................................................................................3 
Estudos Preliminares ..............................................................................................................4 
Desenvolvimento ......................................................................................................................7 
Conclusão ...............................................................................................................................11 
Bibliografia .............................................................................................................................12 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
2 
 
Introdução 
Uma família digital é um grupo de dispositivos compatíveis com os mesmos níveis 
lógicos e tensões de alimentação, por isso você pode conectar diretamente a saída de um 
dispositivo na entrada de outro se ambos forem da mesma família digital. Para conectar 
dispositivos de famílias diferentes, geralmente há a necessidade de uma interface entre ambas. 
Os circuitos lógicos executam expressões booleanas que por sua vez baseia-se 
totalmente na lógica e são constituídas por variáveis que podem assumir somente dois valores (0 
e 1) que representam os níveis lógicos ou níveis de tensão. O valor booleano 0 (zero) pode 
representar qualquer tensão dentro da faixa 0 a 0,8 V; o valor booleano 1 (um) pode representar 
qualquer tensão dentro da faixa 2 a 5 V; Tensões entre 0,8 V e 2 V são indefinidas e não 
deveriam ocorrer em circunstâncias normais; Dessa forma, as variáveis booleanas 0 e 1 não 
representam efetivamente números, mas sim o estado do nível de tensão de uma variável. 
Todo sinal lógico sempre sofre retardo em suas passagens de nível lógico através de um 
circuito, esses retardos são chamados de TPLH e TPHL, esse tempo depende das condições em que 
o circuito está submetido. Entretanto, as famílias de circuitos digitais têm como características 
marcantes a alta velocidade de operação e valores baixos de potência dissipada (Todo circuito 
integrado necessita de certa quantidade de potência para operar, essa potencia é fornecida por 
uma ou mais tensões da fonte de alimentação conectada aos pinos de alimentação). 
As famílias mais comuns são a TTL e CMOS, que se diferenciam por serem 
respectivamente bipolar e unipolar, e por vários outros motivos que serão discutidos ao final do 
relatório. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
3 
 
Resumo 
Foi realizado no dia 02/04/12 a terceira prática de Eletrônica Digital, com os objetivos 
de estudar as características das famílias TTL e CMOS e algumas das características do CI 
inversor 7404. 
 Com o material disponibilizado pelo professor, fomos capazes de estudar e coletar os 
dados necessários para a realização da atividade, como numeração e identificação dos pinos e 
identificação (nomenclatura) de um CI (TTL ou CMOS). Foi visto também como determinar a 
complexidade de cada chip e os parâmetros corretos para a alimentação do CI e o estudo de 
portas flutuantes. 
 Para a parte prática foi necessário também uma análise do data-sheet do 7404 utilizado 
(as práticas para a leitura do data-sheet também esta presente no material disponibilizado). 
 Com o auxilio do multímetro foram realizados alguns testes de voltagem no inversor, 
para comprovar a inversão dos sinais altos e baixos e também a avaliação das entradas 
flutuantes. Também foi montado um circuito com a utilização de um potenciômetro (aparelho 
com resistência ajustável) e um LED, com estes foi possível notar como a corrente e voltagem 
são diretamente dependentes. Com a variação da resistência, quanto menor era a resistência, 
maior era a corrente e a tensão de saída, consequentemente maior era o brilho do LED. 
 Por fim construímos um circuito que tinha como objetivo perceber o atraso que cada 
inversor tinha para realizar esta inversão, com o uso de seis inversores, através de um 
osciloscópio conseguimos perceber nitidamente que os sinais de entrada no canal 1 e 2 tinham 
um atraso de aproximadamente 30ns(uma média de 5ns para cada inversão do CI). 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
4 
 
Estudos Preliminares 
(Letra a) Seção 4.9 
(Número 1) 
a) O tipo mais comum de transistor usado em TTL é bipolar (NPN e PNP). 
b) O tipo mais comum de transistor usado em CMOS é unipolar (MOSFETs Canal P e 
N). 
 
(Número 2) Relação das seis classificações existentes para os CIs digitais de acordo com a 
complexidade dos circuitos dos CIs: 
Complexidade Portas por CI 
Integração em pequena escala (SSI) Menos de 12 
Integração em média escala (MSI) Entre 12 e 99 
Integração em grande escala (LSI) Entre 100 e 9999 
Integração em escala muito grande (VLSI) Entre 10.000 e 99.9999 
Integração em escala ultragrande (ULSI) Entre 100.000 e 999.999 
Integração em escala giga (GSI) 1.000.000 ou mais 
Tabela 1 – Complexidade dos circuitos 
 
(Número 3) A sentença: “Um 74S74 contém a mesma lógica e a mesma configuração de um 
74LS74”. É verdadeira. 
(Número 4) A sentença: “Um 74HC74 contém a mesma lógica e a mesma configuração de um 
74AS74”. É verdadeira. 
(Número 5) As séries de CIs CMOS que não são compatíveis pino a pino com TTL são: 74AC 
e 74ACT. 
(Número 6) A faixa de tensão aceitável para um nível lógico 0 na família TTL é de 0 à 0,8V. E 
para um nível lógico 1 é de 2 à 5V. 
(Número 7) A faixa de tensão aceitável para um nível lógico 0 na família CMOS é de 0 à 1,5V. 
E para um nível lógico 1 é de 3,5 à 5V. 
(Número 8) A resposta de um CI TTL a uma entrada flutuante é de gerar uma tensão CC entre 
1,4 e 1,8, entretanto, apesar de gerar uma tensão indeterminada, ela produzirá a mesma resposta 
que para um nível lógico 1. 
(Número 9) A resposta de um CI CMOS pode ser prejudicial, ou seja, o CI pode superaquecer e 
ser danificado. 
(Número 10) As séries CMOS que podem ser conectadas diretamente à família TTL sem um 
circuito integrado são a 74HCT. 
(Número 11) Os números nos pinos em um diagrama de conexão de circuitos lógicos servem 
para que se possa identificar qualquer ponto do circuito facilmente. 
 
5 
 
Seção 8.1 
(Número 1) Definição dos termos: 
● VOH - Tensão de saída em nível alto. 
● VIL - Tensão de entrada em nível baixo. 
● IOL - Corrente de saída em nível baixo. 
● IIH - Corrente de entrada em nível alto. 
● tPLH - Tempo de atraso do estado lógico 0 para o estado lógico 1. 
● tPHL - Tempo de atraso do estado lógico 1 para o estado lógico 0. 
● ICCL - Quando todas as correntes de saída estão em nível lógico baixo, a corrente que 
sai da fonte VCC é chamada ICCL. 
● ICCH - Quando todas as correntes de saída estão em nível lógico alto, a corrente que 
sai da fonte VCC é chamada ICCH. 
 
(Número 2) A sentença: “Se um circuito lógico tem um fan-out de 5, o circuito tem5 saídas”, é 
falsa. 
(Número 3) A sentença: “A margem de um ruído em nível ALTO é a diferença entre VIH (mín) 
e VCC”, é falsa. 
(Número 4) A diferença entre fornecimento e absorção de corrente é que no fornecimento, 
quanto a saída da porta número 1 está em nível alto, ela fornece uma corrente IIH para a entrada 
da porta número 2, que funciona essencialmente como resistência para GND. Assim a saída da 
porta 1 funciona como fornecedor de corrente para a porta 2. E quando ocorre o contrário, ou 
seja, a porta 1 passa para nível baixo, o circuito da saída que aciona a entrada da porta 2 deve 
ser capaz de absorver correte IIL vinda dessa entrada. 
(Letra C) A voltagem será sempre zero para qualquer valor de corrente, pois como possui 
uma porta NOT, ela transformará a tensão de nível ALTO para nível BAIXO. 
 
 
Figura 1 - Simulação do circuito 2.7 
 
6 
 
(Letra D) O potenciômetro é uma resistência variável e serve para controlar a corrente e a 
tensão e dosar sinais que passam por ele em um circuito. A utilização consiste em girar o cursor 
nele presente de forma a aumentar ou diminuir a resistência. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
7 
 
Desenvolvimento 
2.1 Identificação dos pinos de entrada e saída do CI 7404: 
 
Figura 2 – Pinos de entrada e saída do CI7404 
 
Parâmetros do CI 7404: 
◦VOH - min = 2,4V | TYP§ = 3,4V 
◦VOL - TYP§ = 0,2V | max = 0,4V 
◦VIH - min = 2V 
◦VIL - max = 0,8V 
◦IOH - max = -0,4mA 
◦IOL - max = 16mA 
◦IIH - max = 40µA 
◦IIL - max = -1,6mA 
◦tPLH - TYP = 12 ns | max = 22ns (condições de teste RL = 400 Ω, CL = 15 pF) 
◦tPHL - TYP = 8 ns | max = 15ns (condições de teste RL = 400 Ω, CL = 15 pF) 
2.3 Nesse item foi verificado se o inversor lógico estava funcionando corretamente, ou seja, ao 
inserir uma voltagem alta, o ideal seria que fosse obtido como resposta uma voltagem baixa. 
Após configurar os aparelhos conforme o indicado foram obtidos os seguintes valores: 
VENTRADA VSAÍDA 
0V 4,42V 
5V 0,12V 
Tabela 2 – Verificação do Inversor 
Os parâmetros solicitados no item 2.1 que correspondem com os resultados medidos na tabela 2 
são o VOH e o VIH. Os resultados obtidos estão dentro das especificações do datasheet do CI 
correspondente. 
8 
 
2.4 Ao deixar o pino de entrada de um inversor flutuando, e ao medir os valores de tensão de 
entrada e tensão de saída foram obtidos os resultados seguintes: 
VENTRADA - 1,32 V 
VSAÍDA – 0,12V 
Os resultados obtidos já eram esperados, pois, ao “flutuar” o pino de entrada, ele responde com 
valores de entrada indeterminado, porém apesar do valor indeterminado de entrada, o CI 
comporta-se como se tivesse valor lógico alto, pois a sua saída é baixa. 
2.6 Foram conectados dois inversores para verificar que um inversor pode realmente acionar 
outro inversor. 
 
Figura 3 – Inversores conectados 
Ao alimentar o circuito da forma ideal, e conectar todos os cabos corretamente, foram medidos 
os valores de tensão de V1 e V2 e obtidos os seguintes valores: 
V1 V2 V3 
0V 4,49 0,12 
5V 0,13 4,40 
Tabela 3 – Medição das tensões 
Os valores medidos condizem com a realidade, pois uma tensão invertida duas vezes terá o seu 
valor inicial, ou seja, V3 terá sempre o mesmo valor de V1. Há uma pequena diferença entre os 
valores nominais e reais, pois todo CI tem um erro tolerado. E o V2, sempre terá valor oposto ao 
de V1. 
 
 
 
 
 
 
 
 
 
 
9 
 
2.7 Após montar o seguinte circuito: 
 
Figura 4 - Simulação 
Foram medidas as tensões de saída e obtidos os seguintes resultados: 
 
Corrente de Saída Tensão de Saída 
4 mA 264 mV 
6 mA 314 mV 
8 mA 344 mV 
10 mA 384 mV 
12 mA 416 mV 
14 mA 448 mV 
16 mA 488 mV 
18 mA 528 mV 
Tabela 4 – Medição das correntes. 
Tabela 5 - Gráfico Corrente x Tensão 
0
5
10
15
20
264 314 344 384 416 448 488 528
Corrente X Tensão 
Corrente de Saída
10 
 
Os parâmetros solicitados no item 2.1 que correspondem com os resultados medidos na tabela 4 
são o IOH e o IIH. Os dados medidos estão dentro das especificações do data-sheet. 
2.8/2.9 Após montar o circuito ilustrado nessa seção, e ajustar o gerador de funções para uma 
onda quadrada de 5VPP/100kHz, e no próprio gerador introduzir um offset de 2,5V, ou seja, 
subir a onda em 2,5V, para que ela possa ter apenas valores positivos. Foi aplicada essa forma 
de onda V1 no circuito e medido a onda de saída V3. 
As duas formas de onda obtidas do circuito acima foram: 
 
Figura 5 – Duas formas de ondas correspondentes ao circuito. 
 
 
Figura 6 - Duas formas de ondas correspondentes ao circuito com zoom. 
 
11 
 
2.10 Ao medir o tempo de propagação do nível baixo para o nível alto foi obtido um valor de 
6,67 ns por inversor. O parâmetro solicitado no item 2.1 que corresponde com o tempo medido 
nesse item é o tPLH . O tempo medido confere com o valor indicado no datasheet, portanto o 
tempo é consistente. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
12 
 
Conclusão 
Depois de realizada essa prática concluiu-se que ao medir a voltagem de um inversor 
lógico do CI 7404, foi verificado que ele funciona corretamente, pois entrando um uma 
voltagem baixa (0 v) a voltagem de saída é alta(4,42v), e entrando com a voltagem alta(5v) a 
voltagem de saída é baixa(0,12v), certificando a funcionalidade do inversor. 
Depois foi feito um teste que consistia em deixar o pino de entrada flutuante (não 
alimentado), para poder analisar o comportamento do inversor. E o valor da tensão de saída 
medida foi de 0,13V, como analisado acima isso significa que o sinal de entrada é 
indeterminado (1,32V), porém se comporta como se tivesse um sinal lógico de entrada alto. 
Percebeu-se também que é possível acionar outro inversor a partir de um anterior e 
assim por diante, provamos isso fazendo três inversores em série, e com isso percebemos que se 
o primeiro é alimentado com uma voltagem baixa, o terceiro tem como saída uma voltagem 
baixa e o segundo uma voltagem alta, já alimentando o primeiro com uma voltagem alta, o 
próximo inverte ficando baixa e o terceiro inverte de novo ficando com tensão alta mais uma 
vez. 
O circuito montado na seção 2.7 tinha uma alimentação de 0V devido a existência de 
um inversor ligado a uma fonte de 5V, verificou-se que a tensão medida no osciloscópio 
deveria ser sempre 0 em um circuito ideal(resultado obtido no simulador) , porém após a 
montagem do circuito percebeu-se que ele não fica sempre 0 pois ao variar a corrente com o 
potenciômetro, a tensão no osciloscópio aumentou. 
 Já no circuito montado da seção 2.8, foram ligados seis inversores em série, isso 
significa que a onda caracterizada pela voltagem que alimenta o primeiro inversor deve ser a 
mesma da saída do ultimo inversor, entretanto, cada inversor gasta um tempo para realizar a 
inversão, esse atraso é informado no datasheet do CI 7404. O atraso calculado foi de 40ns dando 
um atraso de 6,67ns por inversor, esse resultado encontra-se dentro do padrão informado pela 
fabrica Esse comportamento pode ser observado nas figuras três e quatro. 
 
 
 
 
 
 
 
 
 
 
 
13 
 
Bibliografia 
- http://www3.di.ufpb.br/jose/familias.pdf 
- http://www.newtoncbraga.com.br/index.php/artigos/54-dicas/projetos-educacionais/3692-
art511.html 
- http://d.yimg.com/kq/groups/22144157/391153234/name/ttl+e+cmos+completo.pdf 
- Notas de aula do professor Juan.