Baixe o app para aproveitar ainda mais
Prévia do material em texto
Capítulo 3Capítulo 3 Nível de Lógica Nível de Lógica DigitalDigital (Parte 3)(Parte 3) Prof. Minoru CCF210Arq.e Org.de Computadores I 2 Circuitos Combinacionais (4) ● Comparadores • Comparador simples de 4 bits Prof. Minoru CCF210Arq.e Org.de Computadores I 3 Circuitos Combinacionais (5) ● Arranjos Lógicos Programáveis – Arranjo lógico programável de 12 entradas e 6 saídas. Os quadradinhos representam fusíveis que podem ser queimados para determinar a função a ser calculada. Os fusíveis são arranjados em duas matrizes: a superior para as portas AND e a inferior para as portas OR. Prof. Minoru CCF210Arq.e Org.de Computadores I 4 Circuitos Combinacionais (6) ● Deslocador direita esquerda de 1 bit Prof. Minoru CCF210Arq.e Org.de Computadores I 5 Circuitos Combinacionais (7) ● (a) Tabela-verdade para adição de 1 bit. ● (b) Circuito para um meio-somador. Prof. Minoru CCF210Arq.e Org.de Computadores I 6 ● (a) Tabela-verdade para um somador completo. ● (b) Circuito para um somador completo. Circuitos Combinacionais (8) Prof. Minoru CCF210Arq.e Org.de Computadores I 7 ● ALU – Unidade Lógica e Aritmética – ALU de 1bit Circuitos Combinacionais (9) Prof. Minoru CCF210Arq.e Org.de Computadores I 8 ● Oito segmentos de ALU de 1 bit conectados para formar uma ALU de 8 bits. ● Os sinais de habilitação e de inversão não são mostrados por simplicidade. Circuitos Combinacionais (10) Prof. Minoru CCF210Arq.e Org.de Computadores I 9 Relógios ● Clocks ● (a) Relógio. ● (b) Diagrama de temporização para o relógio. ● (c) Geração de um relógio assimétrico. Prof. Minoru CCF210Arq.e Org.de Computadores I 10 Memória (1) ● Latches – memória de 1 bit – (a) Latch NOR no estado 0. – (b) Latch NOR no estado 1. – (c) Tabela-verdade para NOR. Prof. Minoru CCF210Arq.e Org.de Computadores I 11 ● Latch SR com clock Memória (2) Prof. Minoru CCF210Arq.e Org.de Computadores I 12 ● Latch D com clock. Memória (3) Prof. Minoru CCF210Arq.e Org.de Computadores I 13 ● (a) Gerador de pulso. ● (b) Temporização em quatro pontos do circuito. Memória (4) Prof. Minoru CCF210Arq.e Org.de Computadores I 14 ● Flip-Flop D com edge positivo Memória (5) Prof. Minoru CCF210Arq.e Org.de Computadores I 15 ● Latches e Flip-Flops D – (a) Latch com clock positivo – (b) Latch com clock negativo – (c) Flip-flop com edge positivo – (d) Flip-flop com edge negativo Memória (6) Prof. Minoru CCF210Arq.e Org.de Computadores I 16 Memória (7) ● Chip com Flip-flop D duplo Prof. Minoru CCF210Arq.e Org.de Computadores I 17 Memória (8) ● Chip com flip-flop D octal Prof. Minoru CCF210Arq.e Org.de Computadores I 18 Memória (9) ● Diagrama lógico para uma memória 4 x 3. ● Cada linha é uma das quatro palavras de 3 bits. Prof. Minoru CCF210Arq.e Org.de Computadores I 19 Memória (10) ● (a) Buffer não inversor. ● (b) Efeito de (a) quando o controle está alto. ● (c) Efeito de (a) quando o controle está baixo. ● (d) Buffer inversor. Prof. Minoru CCF210Arq.e Org.de Computadores I 20 Memória (11) ● Dois modos de organizar um chip de memória de 4 Mbits. Prof. Minoru CCF210Arq.e Org.de Computadores I 21 Memória (12) ● Dois modos de organizar um chip de memória de 512 Mbits. Prof. Minoru CCF210Arq.e Org.de Computadores I 22 Memória (13) ● Tipos de Memória Slide 1 Slide 2 Slide 3 Slide 4 Slide 5 Slide 6 Slide 7 Slide 8 Slide 9 Slide 10 Slide 11 Slide 12 Slide 13 Slide 14 Slide 15 Slide 16 Slide 17 Slide 18 Slide 19 Slide 20 Slide 21 Slide 22
Compartilhar