Prévia do material em texto
05/11/2017 BDQ / SAVA http://simulado.estacio.br/bdq_sava_pres/ 1/1 I. O esquema tradicional de execução de uma instrução (sequencial) não utiliza o potencial dos circuitos eletrônicos cada vez mais rápidos II. No modelo sequencial, os componentes do processador não envolvidos com o acesso à memória estariam ociosos durante a execução da tarefa III. O pipeline funciona como uma linha de produção, com o objetivo de utilizar as diversas unidades do processador sempre por uma única instrução Todas as sentenças são corretas Todas as sentenças estão incorretas. Somente as sentenças I e II estão corretas Somente as sentenças II e III estão incorretas Somente a sentença III é correta 3a Questão (Ref.: 201603645490) Pontos: 0,1 / 0,1 Considerando a hierarquia das memórias quanto à velocidade (da menor para a maior velocidade), qual opção tem a resposta correta ? (aula 9) 1 - MEMÓRIA SECUNDÁRIA; 2 - MEMÓRIAPRINCIPAL (RAM); 3 - MEMÓRIA CACHE; 4 -REGISTRADORES 1 - REGISTRADORES; 2 - PEN DRIVER; 3 - MEMÓRIAPRINCIPAL (RAM); 4 - MEMÓRIA SECUNDÁRIA 1 - CARTÃO DE MEMORIA; 2 -MEMÓRIA CACHE; 3 - MEMÓRIAPRINCIPAL (RAM); 4 - MEMÓRIA SECUNDÁRIA 1 - REGISTRADORES; 2 - MEMÓRIA CACHE; 3 - CD ROM; 4 - MEMÓRIA SECUNDÁRIA 1 - REGISTRADORES; 2 -MEMÓRIA CACHE; 3 - MEMÓRIAPRINCIPAL (RAM); 4 - MEMÓRIA SECUNDÁRIA Gabarito Comentado. 4a Questão (Ref.: 201604145799) Pontos: 0,1 / 0,1 Sabendo que todo processador possui um conjunto de instruções (ISA ¿ Instruction Set Architecture) fisicamente armazenadas em sua pastilha de silício, e sendo estas instruções, uma interface entre os programadores e o hardware, é fato que, a diversidade de arquiteturas e propósitos de processamento deriva destes conjuntos de instruções. Neste contexto, verifique qual das alternativas está ERRADA. Os códigos em alto nível devem ser traduzidos por uma entidade de software para a linguagem de máquina do processador em questão. Com isso, um mesmo código de programa pode ser compilado para i d d dif il d h b i ódi d