Modelo de relatório

Prévia do material em texto

Sistemas Digitais 
 
1 Universidade Federal de Minas Gerais 
Universidade Federal de Minas Gerais 
Escola de Engenharia 
 
 
 
 
 
 
 
 
 
SISTEMAS DIGITAIS 
 
 Trabalho de Sistemas Digitais – Teoria 
 
 Projeto e Simulação de Circuitos Digitais com Quartus II (esquemáticos). 
 
 
 
 
 
 
 
 
 
Aluno: Vítor Vaz Moreira : Matrícula: 2012017139 
Aluno: Mateus Pongelupe : Matrícula: 2012016825 
Aluno: Sérgio Bicalho : Matrícula: 2012017074 
2013/01 Turma B 
02 de julho de 2013 
Sistemas Digitais 
 
2 Universidade Federal de Minas Gerais 
Introdução 
 
 Este documento apresenta o projeto da lógica digital de um sistema que destranca 
a porta de um cofre. A porta abre apenas quando todos os três indivíduos que tem 
a senha estiverem presentes na antessala do mesmo e apertarem três botões na 
ordem correta. Para tanto, todos deveram estar portando um transponder 
específico fornecido pelo fabricante do cofre. Assim que cada um aperta seu botão, 
o respectivo transponder transmite por rádio em uma frequência específica um 
código criptografado, que na realidade é formado por uma senha de dois dígitos, 
sendo um uma letra (de tamanho N) e o outro um número (de tamanho M). 
A figura abaixo ilustra basicamente a lógica básica do projeto: 
 
 
 
 
 
Sistemas Digitais 
 
3 Universidade Federal de Minas Gerais 
Descrição do Projeto: 
 
M e N: 
 
Os valores (em bits) de N e M (respectivamente a letra e o número da senha do 
transponder) usados foram 5 e 4. Os números variam de 0 (em binário 0000) até 9 
(em binário 1001), portanto são necessários 4 bits para discernir entre todos os 
números desse sequência que podem ser implementados. Para as letras, como 
usamos ASCII, usamos 8 bits, mas para o identificador só são avaliados os últimos 
5 bits, porque não há diferenciação entre maiúsculas e minúsculas (identificado 
nos primeiros 3 bits da letra), e só com esses bits é possível identificar todas as 
letras do alfabeto. 
 
Diagrama de captura da Máquina de Estados Finitos (estados, 
transições, entradas e saídas). Codificação dos estados, tabelas 
verdades e equações necessárias ao projeto da FSM 
 
 
 
Figure 1: Transição de Estados 
 
Sistemas Digitais 
 
4 Universidade Federal de Minas Gerais 
 
Figure 2: Codificação de Estados 
 
 
Entradas Saídas 
 
Xa Xb Xc Temp S2 S1 S0 Z1 Z2 Z3 ES2 ES1 ES0 A 
X X X X 0 0 0 0 0 0 0 0 1 0 
1 0 0 X 0 0 1 1 0 0 0 1 0 0 
1 0 1 X 0 0 1 0 0 0 0 0 1 0 
1 1 0 X 0 0 1 0 0 0 0 0 1 0 
0 0 1 X 0 0 1 0 0 0 0 0 1 0 
0 1 0 X 0 0 1 0 0 0 0 0 1 0 
0 1 1 X 0 0 1 0 0 0 0 0 1 0 
0 0 0 X 0 0 1 0 0 0 0 0 1 0 
1 1 1 X 0 0 1 0 0 0 0 0 1 0 
Sistemas Digitais 
 
5 Universidade Federal de Minas Gerais 
Xa Xb Xc Temp S2 S1 S0 Z1 Z2 Z3 ES2 ES1 ES0 A 
1 0 0 X 0 1 0 1 0 0 0 1 0 0 
1 0 1 X 0 1 0 0 0 0 0 0 1 0 
1 1 0 X 0 1 0 1 1 0 0 1 1 0 
0 0 1 X 0 1 0 0 0 0 0 0 1 0 
0 1 0 X 0 1 0 0 0 0 0 0 1 0 
0 1 1 X 0 1 0 0 0 0 0 0 1 0 
0 0 0 X 0 1 0 0 0 0 0 0 1 0 
1 1 1 X 0 0 1 0 0 0 0 0 1 0 
1 0 0 X 0 1 1 0 0 0 0 0 1 0 
1 0 1 X 0 1 1 0 0 0 0 0 1 0 
1 1 0 X 0 1 1 1 1 0 0 1 1 0 
0 0 1 X 0 1 1 0 0 0 0 0 1 0 
0 1 0 X 0 1 1 0 0 0 0 0 1 0 
0 1 1 X 0 1 1 0 0 0 0 0 1 0 
0 0 0 X 0 1 1 0 0 0 0 0 1 0 
1 1 1 X 0 1 1 1 1 1 1 0 0 1 
X X X 0 1 0 0 1 1 1 1 0 0 0 
X X X 1 1 0 0 1 1 1 0 0 0 0 
 X 
 X 
Sistemas Digitais 
 
6 Universidade Federal de Minas Gerais 
 
 
 
Dispositivo (chip) escolhido com justificativa que relacione a 
capacidade do chip à quantidade de macrocélulas (ou recursos 
internos equivalentes) demandadas por seu projeto. 
 
Documentação esquemática do projeto lógico no Quartus II 
 
 
Figure 3: Diagrama de Blocos 
 
 
Figure 4: Blocos Identificador 
Sistemas Digitais 
 
7 Universidade Federal de Minas Gerais 
 
 
Figure 5: Blocos Transponder 
 
 
Simulação 
 
 
Figure 6: Simulação dos Blocos Transponder 
 
 
Figure 7: Simulação dos blocos Identificador 
Sistemas Digitais 
 
8 Universidade Federal de Minas Gerais 
 
 
Figure 8: Simulação do projeto, em caso de sucesso e em caso de falha