Relatório 10 final

Esta é uma pré-visualização de arquivo. Entre para ver o arquivo original

Universidade Tecnológica Federal do Paraná - UTFPR 
Departamento Acadêmico de Eletrotécnica – DAELT 
Engenharia Elétrica 
Disciplina: Laboratório de Eletrônica – ET74C 
Prof.ª Lydia Andrea González Chía 
 
 
 
 
 
 
 
 
Relatório da experiência 10 
Levantamento da curva característica do JFET 
 
 
 
 
 
 
 
 
 
Bruno Alexandre Zanardi – S21 
Gabriel Camargo Barchik– S21 
 
 
 
 
Curitiba 
Nov. / 2017
2 
 
Sumário 
2 OBJETIVOS ...................................................................................................... 3 
2 MEMORIAL DE CÁLCULO ........................................................................... 4 
3 PROCEDIMENTOS EXPERIMENTAIS ......................................................... 5 
4 CONCLUSÃO .................................................................................................. 6 
5 EXERCÍCIOS ................................................................................................... 7 
6 REFERENCIAL BIBLIOGRÁFICO ................................................................ 8 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
3 
 
2 Objetivos 
 
 O laboratório de número 10 da aula de eletrônica tem como principal 
objetivo o levantamento da curva característica de saída do transistor de efeito 
de campo de junção a partir das medições da tensão e corrente no componente. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
4 
 
2 MEMORIAL DE CÁLCULO 
 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 −
𝑉𝐺𝑆
𝑉𝑃
)
2
 
 
Além das Leis De Kirchhoff das tensões e das correntes: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
5 
 
3 PROCEDIMENTOS EXPERIMENTAIS 
 
Neste experimento foram utilizados: 
 
01 Fonte CC variável 2 Transistores JFET BF 245 
01 Protoboard Datasheet do JFET 
02 Multímetro 01 resistor de 1kOhm de 1/4W 
01 resistor de 1MOhm de 1/4W 
 
Inicialmente aprendemos as portas do JFET para a correta utilização no circuito. Posteriormente 
montamos o circuito a seguir e checamos a polaridade do VGG. 
 
Figura 1 – Circuito montado 
 
Para o experimento, fixamos a tensão VGG nos valores requeridos e mudamos a tensão VDD, 
para alcançar os valores tabelados de VDS. 
 
VGS = 0 V 
VDS(V) 0,0 0,2 0,5 1,0 2,0 5,0 10,0 
ID(mA) 0 3,8 7,3 7,5 10 19,9 23,4 
Vr1k(V) 0,3 3,8 7,3 7,5 10 19,7 23,0 
 
VGS = -0,2 V 
VDS(V) 0,0 0,2 0,5 1,0 2,0 5,0 10,0 
ID(mA) 0 5,1 10,4 13,7 13,0 21,7 24,5 
Vr1k(V) 0,03 5,1 10,4 13,7 13,0 21,1 23,3 
 
VGS = -0,5 V 
VDS(V) 0,0 0,2 0,5 1,0 2,0 5,0 10,0 
ID(mA) 0 6,5 13,8 21,3 22 25,2 - 
Vr1k(V) 0,03 6,5 13,8 20,7 21,2 24,2 - 
 
VGS = -1,0 V 
VDS(V) 0,0 0,2 0,5 1,0 2,0 5,0 10,0 
ID(mA) 5,5 20 31 34,1 - - - 
Vr1k(V) 0,07 19,7 28,4 30,9 - - - 
 
O valor encontrado de ID foi 3,8mA, sendo igual ao valor encontrado no multímetro. 
6 
 
4 CONCLUSÃO 
 
A prática de laboratório de número 10, da matéria de eletrônica, nos 
permitiu a consolidação dos conhecimentos teóricos aprendidos a respeito do 
equipamento eletrônico JFET. Pudemos utilizar o JFET na prática, visualizando 
quais são os seus terminais (gate, source e drain), além de realizarmos a 
montagem de um circuito para melhor entendimento do modelo equivalente de 
um JFET, que diferentemente do transistor mais comum, em que a corrente de 
base era quem controlava a corrente no coletor, em função de um ganho Beta 
ou Alpha do transístor, para o JFET temos que a tensão no gate (𝑉𝐺𝑆) é quem 
controla a corrente no drain (𝐼𝐷), sendo que no terminal do gate não passa 
corrente e no terminal source temos a mesma corrente 𝐼𝐷 do drain, também 
diferente do transistor comum, em que a corrente de coletor mais a da base era 
igual a corrente no emissor. 
 Outro fator interessante da prática realizada foi entender o que 
aconteceu ao fixar uma fonte de tensão em um valor predeterminado enquanto 
variava-se o valor da outra fonte até a tensão entre o dreno e o terminal de fonte 
atingir os valores desejados, notando assim qual a corrente 𝐼𝐷 passava pelo 
resistor e qual a sua tensão. 
 A aula prática nos proporcionou a consolidação de conhecimentos 
e o aprendizado teórico e prático da matéria, assim como a aprendizagem no 
manuseio de novos equipamentos. Foi uma prática muito importante e 
gratificante de ser realizada. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
7 
 
5 EXERCÍCIOS 
1) 
 
𝑉𝐺𝑆 𝑀á𝑥𝑖𝑚𝑜 = 30𝑉 
𝐼𝐷𝑆𝑆 = 25𝑚𝐴 
 
2) 
 
Utilizando a tabela 3, em que 𝑉𝐺𝐺 = −0,5𝑉, 𝐼𝐷 = 21,3𝑚𝐴 medido, 𝐼𝐷𝑆𝑆 = 25𝑚𝐴, 
𝑉𝐺𝑆 = −0,5𝑉 calculado, e a equação: 
 
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 −
𝑉𝐺𝑆
𝑉𝑃
)
2
, obtemos 𝑉𝑃 = 6,5 𝑉, sendo que o datasheet nos fornece o 
valor máximo de 𝑉𝑃 = 8 𝑉, ou seja, dentro dos limites do equipamento eletrônico. 
 
3) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
4) 
 
O JFET, diferentemente do transistor mais comum, em que a corrente de 
base era quem controlava a corrente no coletor, em função de um ganho Beta 
ou Alpha do transístor, para o JFET temos que a tensão no gate (𝑉𝐺𝑆) é quem 
controla a corrente no drain (𝐼𝐷), sendo que no terminal do gate não passa 
corrente e no terminal source temos a mesma corrente 𝐼𝐷 do drain, também 
diferente do transistor comum, em que a corrente de coletor mais a da base era 
igual a corrente no emissor, já no JFET, a corrente do drain é igual a corrente no 
source. 
 
 
 
8 
 
6 REFERENCIAL BIBLIOGRÁFICO 
 
 
Boylestad, Robert; Nashelesky, Louis. Dispositivos Eletrônicos e Teoria de 
Circuitos. 5ta. Ed. Rio de Janeiro: Prentice-Hall do Brasil, 1994. 
 
ALEXANDER, Charles; SADIKU, Matthew. Fundamentos de circuitos 
elétricos. Porto Alegre: AMGH, 2013.