lista 1 gabarito 20170920 psi3322

Prévia do material em texto

sigv
PSI3322 – ELETRÔNICA II 
Primeira Lista Adicional Preparatória – 2017 
GABARITO 
 
1) (Prova SUB 2000) – Dada a estrutura polarizada conforme indicado abaixo: 
 
 
 
 
 
 
 
 
 
 
 
 
c) Desenhar o símbolo do dispositivo: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Responder e justificar os seguintes itens: 
 
a) Identificar o tipo de dispositivo: nMOS 
 
b) Identificar a condição ou modo de operação: 
Saturação (existe ponto de estrangulamento (pinch-off) 
 
c) Desenhar o símbolo do dispositivo: Veja abaixo 
 
d) Justificar o formato da região de depleção: 
Junção de dreno está reversamente polarizada com VDS, 
a junção de fonte está polarizada com 0V e a região de 
depleção sob a porta varia devido ao potencial crescente 
ao longo do canal de 0 a VDS. 
 
e) Justificar os sinais das tensões VDS e VGS: 
VDS e VGS são positivos. VDS é positivo para assegurar 
junção de dreno reversamente polarizada. VGS é positivo 
e maior que Vt para assegurar a formação do canal. 
 
f) Esboçar a mesma acima, mas agora na situação de corte: 
VGS < Vt 
2) (Prova 2004) – No circuito abaixo, dados Vt = 1V, kn’ = 0,2mA/V2, W/L = 10, RS = 0,2RD, VDD =20V e 
adotando RG1//RG2 = 0,75 M: 
 
 
 
a) Projete o circuito para obter o ponto quiescente VD = 10V e ID = 4mA considerando  = 0. O transistor está em 
triodo ou saturação? 
 
Supondo transistor na saturação: 






VV
VV
VmAI
GS
GS
GSD
3
1
4)1.(1)(
2
12
 
VVGS 3
 
 
VVD 10
 
 


 kR
I
VV
R D
D
DDD
D 5,2
)(
 
 500.2,0 SDS RRR
 
 
Vm.I.RV DSS 24500 
 
 
VVVVVVV tGSSDDS 28 
 (Saturação) 
 
VVVV GSSG 532 
 
 
 














MR
x,
RR
R.R
VV
RR
R
V
G
GG
GG
DD
GG
G
G
3
10750
5
1
6
21
21
21
2
 
 MRRR GGG 1
3
1
212
 
 
b) Calcule gm e rO considerando  ≠ 0 e VA = -500V. 
 
Solução 1:  = 0 
 
VmAxVV
L
W
kg tGSnm /4)13.(102,0)('. 
 
 
 k
mI
V
r
D
A
o 125
4
500
 
 
1002,0
11  V
V
V
A
A 
 Logo,  ≠ 0 
 
Equações 
a) Saturação: c) Transcondutância: 
)1()(.
2
' 2
DStGS
n
D VVV
L
Wk
I 
 
)('. tGSnm VV
L
W
kg 
 
 
b) Triodo: d) Resistência de saída: 







2
)('.
2
DS
DStGSnD
V
VVV
L
W
kI
 
D
A
o
I
V
r 
 
 
 
Para VDS = 8V (obtido no item a)) 
 
VVxVV
m
m GStGS 984,2)8002,01().(10.
2,0
2,0
4 2 
 
 
)8002,01).(1984,2.(10.2,0).1).(('. xmVVV
L
W
kg DStGSnm   
 
VmAgm /03,4
 
 
 
3) (Prova 2003) – Dado o circuito transistorizado mostrado na figura abaixo e sabendo-se que Vt = -1V, 
nCox(W/L) = 1mA/V
2
. Desprezando-se o efeito de modulação de canal ( = 0), 
 
 
 
a) Determine as correntes ID, IS e IG e as tensões VDS e VGS. O transistor está operado em triodo ou em saturação? 
Justifique. 
 
Dadas as condições do circuito transistorizado: 
V
MM
M
VG 510.
2020
20



 
 
Supondo operação em saturação: 
 
DSGSDDG IRVVV 
 sendo, RS = 6k
 
1) -5 = VGS – 6ID 
2) ID = ½ (VGS + 1)
2
 
 
Isolando ID em 1) e substituindo em 2): 
 
)12(
2
1
6
5 2 

GSGS
GS VV
V
 

 
3635 2  GSGSGS VVV
 

 
0253 2  GSGS VV
 
 






VV
VV
V
GS
GS
GS
35,0
2
6
24255
2
1
 
 
Substituindo VGS1 em 2), temos: 
 
mAI D 5,0)12(
2
1 2 
 
 

 
mAII SD 5,0
 
 IG = 0 
 VDS = -10 + RSIS + RSIS = -4V 
 |VDS| > |VGS - Vt| 
 
O transistor está saturado. 
 
 
4) (Prova REC 2001) – Dado o circuito transistorizado mostrado na figura abaixo e sabendo-se que 
nCox = 50mA/V
2
, W/L = 20, Vt =1V, VCC = 15V, RS =2k, RD = 495. Sabe-se que o transistor está operando na 
saturação. 
 
 
 
 
Item a) 
Na malha de porta: IG = 0 e VG = 0. 
Portanto: 
1) 
2
)15(
)( GSDGSDSCC
V
mAIVIRV


 
2) 
232 )1(20.10.50
2
1
)('
2
1
)(   GStGSnD VVV
L
W
kmAI
 
 
Igualando-se (1) e (2): 
 
500(VGS - 1)
2
 = (15 - VGS)/2 ou 1000V
2
GS – 2001VGS +985 = 0 
 
Portanto, VGS 

 1,127V 
 
Substituindo em (1): 
 
ID(mA) = (15 – 1,127)/2 = 6,937mA e 
 
VDS = 2VCC – RSID-RDID = 30 – 2x6,937 – 0,495x6,937 = 12,69V 
 
SxVV
L
W
kg tGSnm 127,0)1127,1.(20.1050)('.
3  
 
 
Item b) 
 
ro =  para  = 0 
 
Para a configuração fonte comum com resistor de fonte apresentada em aula temos: 
 
VV
x
x
Rg
rRg
v
v
A
Sm
oDm
i
d
V /247,0
2000127,01
495127,0
1
)//(







 
a) Desprezando-se o efeito de modulação de canal ( = 0), 
determine a corrente ID, as tensões VDS e VGS e, o parâmetro gm. 
b) Supondo que seja inserida uma fonte de sinal senoidal vi no 
ponto G através de um capacitor de acoplamento de valor 
elevado e tomando a saída no dreno em relação ao terra, 
determine o ganho AV =vd/vi. 
 
5) (1ª Prova 2002) – Dado o amplificador abaixo na configuração fonte comum: 
 
 
a) Justifique porque esta configuração é chamada “fonte comum”. 
 
Sob o ponto de vista de análise de sinal, a fonte está aterrada e é um ponto comum entre o sinal aplicado na 
entrada e o sinal extraído na saída. 
 
b) Calcule o ganho AV = vo/vi. 
 
Observa-se que vbs = 0. Sob o ponto de vista de sinal devemos curto-circuitar “VDD” e “VGS” e substituir o 
modelo incremental no lugar do transistor como segue: 
 
VVVmAVV
L
W
kI GSGStGSnD 2)1.(2.10
2
1
1)('.
2
1 232  
 
 
VDS > VGS - Vt (Transistor saturado) 
 
mSVV
L
W
kg tGSnm 2)12.(2.10)('.
3  
 
 
 k
mA
V
I
V
r
D
A
o 40
1
40
 
 k
mA
V
I
V
R
D
DS
D 10
1
10
 
 
 
 
VVkkRrg
v
v
G Dom
gs
o
V /16)10//40.(10.2)//(
3  
 
 
c) Deduza a expressão da impedância de saída rS e calcule o seu valor numérico. 
 
Regra: Curto-circuitar “vgs” e aplicar um gerador imaginário “vx” na saída de forma a medir “ix” e obter: 
 
 kk//kR//r
i
v
R Do
x
x
out 81040
 
 
 
 
Dados: 
 
W/L =2 
Kn’ = 1mA/V
2
 
Vt = 1V 
ID = 1mA 
VDD = 20V 
VDS = 10V 
ro = VA/ID 
VA = 40V 
 
 
 
6) (Prova 2013) - Dado o circuito amplificador como indicado a seguir juntamente com o modelo T, 
 
 
 
 
 
 
 
 
 
(a)Desenhe o circuito equivalente para análise em pequenos sinais do amplificador e calcule a 
transcondutância gm, 
 
Circuito equivalente para pequenos sinais: 
 
 
Cálculo da tensão VGS de polarização e da transcondutância gm: 
 
      VVVVxxV/mA,mAVV
L
W
.
k
I GSGSGStGS
,
n
D 3411
2
5
101
2
2222 
 
Dados: 
 
VDD = 15V 
I = 1 mA 
RS = 2,0 k 
RL = 200 k 
RG = 10 M 
Rf = 10 M 
W/L = 5 
kn´= 0,1mA/V
2 
Vt = 1V 
 = 0 
CC1 = CC2 = CC3 =  
Formulário 
a) Saturação: 
   DStGS
,
n
D VVV
L
W
.
k
I  1
2
2
 
b) Triodo: 
  






2
2
DS
DStGS
,
nD
V
VVV
L
W
.kI
 
 
c) Transcondutância 
 tGS
,
nm VV
L
W
.kg 
 
d) Resistência de saída 
DD
A
o
II
V
r


1
 
 
ModeloT 
 
 
    V/mAxxV/mA,gmVV
L
W
kgm tGS
,
n 113510
2 
 
(b) Calcule o ganho de tensão Gv = vo/vs, 
 
Analisando o circuito equivalente para pequenos sinais desenhado no ítem anterior, é fácil de constatar 
que: 
gsLmo vRgv 
 (1) 
g
s
gs v
gmR
gm
v 







1
1
 (2) 
s
fG
G
g v
RR
R
v










 (3) 
Substituindo (3) em (2) e (2) em (1), temos: 
3
100
1010
10
12
1
2001
1
1
































MM
M
kk
k
.k.V/mAG
RR
R
gmR
gm
Rg
v
v
G V
fG
G
s
Lm
s
o
V
 
 
 
(c) Calcule a resistência de entrada Re = vs/iin, 
 
 MRR
i
v
R Gf
in
s
e 20
 
 
 
(d) Calcule a resistência de saída Rout vista a partir de RL (desconsiderando RL). 
 
Regra: Curto-circuitar “vs” e aplicar um gerador imaginário “vx” na saída de forma a medir “ix” e obter: 
 

x
x
out
i
v
R
 (resistência de saída da fonte de corrente vinculada no circuito empregado na análise ca.) 
 
7) (Prova 2009): Dados o circuito amplificador, os modelos T e π-híbrido para pequenos sinais e as equações 
abaixo: 
 
 
Equações: 
 GsigC
PP
RRC
f


1
11
1
2
, 
S
m
PP
C
g
f  22 2
, 
 DLC
PP
RRC
f


2
33
1
2
 (pólos) 
Modelo T 
 
Modelo π-híbrido 
 
 
 Ps
Ks
)s(T


 (função de transferência de um circuito passa-altas) 
 
Sabendo-se que RD= 2kΩ , RL= 2kΩ , Rsig= 10kΩ , RG= 90kΩ, gm= 5 mA/V, ro = ∞, Cgs = 1pF e Cgd = 1,5pF: 
 
(a) Desenhe o circuito equivalente para pequenos sinais do amplificador acima para baixas frequências utilizando 
mo modelo T fornecido. Obtenha o ganho em freqüências médias. Na seqüência, escreva a função de transferência 
A(s)= Vo(s)/Vsig(s) para baixas frequências. 
 
Circuito para variações, incluindo as capacitâncias de acoplamento (baixas e médias frequências) 
 
Para cálculo do ganho em freqüências médias: 
 
 
 
54,
RR
R
)R//R.(g
)t(v
)t(v
A
sigG
G
LDm
sig
o
V 


 
 
a) inspeção para CC1 
 
 
 
b) inspeção para CS 
 
 
c) inspeção para CC2 
 
)//.(.)( LDmgso RRgvtv 
 
 
sig
sigG
Gsig
gs v.
kk
k
RR
R.v
v
1090
90




 
 
5,4)2//2.(10.59,0 3   kkxAM
 
).(
1
.2
1
11
GsigC
CP
RRC
f

 
 
S
m
PP
C
g
f  22 .2
 
 
 






















321
...)(
PPP
MM
s
s
s
s
s
s
AsA 
 
 
 
 
 
 
(b) Supondo que a frequência de corte seja 100/2π Hz, calcule os valores de CC1, CS e CC2 sucessivamente supondo 
que cada um deles seja o capacitor determinante da frequência de corte inferior (polo dominante). 
 
FC
Ck
C
C
P  1,010.10
1
2
100
.2
.100
1
251
1
1 
 
 
FC
C
VmA
S
S
P  5010
10.5
2
100
.2
/5
2
3
2 
 
 
F
k
C
kkC
C
C
P  5,2100.4
1
2
100
.2
)22.(
1
2
3
3 


 
 
(c) Qual capacitor você escolheria para determinar a frequência de corte inferior em 100/2π Hz (polo dominante) de 
forma que nenhum valor de capacitor ultrapasse 100F. Justifique considerando que o pólo dominante seja pelo 
menos 10 vezes maior do que todos os outros. 
 
Escolhemos, por exemplo: CS = 50F, CC1 = 1F e CC2 = 25F. 
 
(d) Desenhe o circuito equivalente para pequenos sinais do amplificador acima para altas frequências utilizando o 
modelo π-híbrido fornecido e calcule a frequência de corte superior em Hz (Dica: aplique o teorema de Miller para 
considerar o efeito de Cgd na entrada. Despreze o efeito de Cgd na saída). 
 
 
Para facilitar os cálculos, inicialmente obtém-se o equivalente de Thevenin na entrada visto do ponto G. Na 
sequência, aplica-se o teorema de Miller para considerar o efeito de Cgd na entrada conforme segue: 
 
).(
1
.2
2
33
LDC
PP
RRC
f

 
 
 
 
Portanto temos: 
 
Rsig´ = RG// Rsig = 9kΩ 
 
RL´ = ro//RD// RL= 1kΩ , 
 
gm RL´ = 5 mA/Vx1kΩ = 5, 
 
Ceq = Cgd(1+ gm RL´) = 6x1,5pF = 9pF 
 
MHz,
k.pF.R)CC(´
f
´
sigeqgs
cs 771
9102
1
2
1





 
 
8) (3ª Prova 2008) Dado o circuito amplificador mostrado na figura, polarizado na saturação, e o modelo T 
juntamente com um formulário: 
 
Rsig 
vsig 
CC3 
RS 
RD 
 
 
 
 
 
 
(a) Identifique e justifique o tipo de configuração do amplificador. 
 
Sob o ponto de vista de sinal, o capacitor CC1 atua como um curto-circuito e o terminal de porta fica aterrado 
funcionando como uma referência comum entre o sinal aplicado na fonte e o sinal extraído do dreno. Portanto, 
trata-se de uma configuração porta comum. 
 
(b) Calcule o parâmetro transcondutância gm do transistor e desenhe o circuito equivalente para pequenos sinais. 
Dados: 
W/L = 2 
kn´= 1mA/V
2 
Vt = 1V 
ID = 1mA 
VDD = 20V 
RD = 5k 
RS = 500 
R1//R2 = 1M 
Rsig = 250 
RL = 5k 
CC1= CC2= CC3=  
Formulário 
ID = (kn’/2)(W/L).[VGS – Vt]
2 
gm = kn’(W/L).[VGS – Vt] 
Modelo T do transistor 
 
      VVVVxxV/mAmAVV
L
W
.
k
I GSGSGStGS
,
n
D 2111
2
2
11
2
2222 
 
 
    V/mAxxV/mAgmVV
L
W
kgm tGS
,
n 21221
2 
 
 
 
(c) Calcule o ganho Gv = vo/vsig. 
 
Analisando o circuito equivalente para pequenos sinais desenhado no ítem anterior, é fácil de constatar 
que: 
gsDLmo v)R//R(gv 
 (1) 
sig
ssig
s
gs v
R//)gm(R
R//)gm(
v










1
1
 (2) 
 
Substituindo (2) em (1), temos: 
52
250500500
500500
552
1
1
,
//
//
).k//k.(V/mAG
R//)gm(R
R//)gm(
)R//R(g
v
v
G V
ssig
s
DLm
sig
o
V 

















 
 
 
(d)Calcule a resistência de saída Rout (desconsiderar RL). 
 
Regra: Curto-circuitar “vs” e aplicar um gerador imaginário “vx” na saída de forma a medir “ix” e obter: 
 
 kR
i
v
R D
x
x
out 5
(resistência de saída da fonte de corrente vinculada no circuito empregado na análise ca.) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
9) (3ª Prova 2013)Dado o circuito amplificador como indicado a seguir juntamente com o modelo T, 
 
 
 
 
 
 
 
 
 
 
(a) Qual a configuração do amplificador: fonte comum, porta comum ou dreno comum ? Justifique. 
 
Sob o ponto de vista de sinal, o terminal de dreno está aterrado e atua como uma referência comum entre o sinal 
aplicado na porta e o sinal extraído da fonte. Portanto, trata-se de uma configuração dreno comum. 
 
(b) Desenhe o circuito equivalente para análise em pequenos sinais do amplificador e calcule a transcondutância 
gm. 
 
 
 
      VVVVxxV/mA,mAVV
L
W
.
k
I GSGSGStGS
,
n
D 3411
2
5
101
2
2222 
 
Dados: 
 
VDD = 15V 
I = 1 mA 
RS = 2,0 k 
RL = 2,0 k 
RG = 10 M 
Rsig = 500  
W/L = 5 
kn´= 0,1mA/V
2 
Vt = 1V 
 = 0 
CC1 = CC2 = CC3 =  
Formulário 
c) Saturação: 
   I
k W
L
V V VD
n
GS t DS  
,
.
2
1
2
 
d) Triodo: 
 I k
W
L
V V V
V
D n GS t DS
DS  








, .
2
2
 
 
e) Transcondutância 
 g k
W
L
V Vm n GS t 
, .
 
f) Resistência de saída 
DD
A
o
I
1
I
V
r


 
 
Modelo T 
 
 
 
    V/mAxxV/mA,gmVV
L
W
kgm tGS
,
n 113510
2 
 
 
 
(c) Calcule o ganho de tensão Av = vo/vsig. 
 
Analisando o circuito equivalente para pequenos sinais desenhado no ítem anterior, é fácil de constatar 
que: 
g
Ls
Ls
o v
gmR//R
R//R
v 







1
 (1) 
sig
sigG
G
g v
RR
R
v










 (2) 
Substituindo (2) em (1), temos: 
2
1
10500
10
122
22
1
































M
M
kk//k
k//k
G
RR
R
gmR//R
R//R
v
v
G V
sigG
G
Ls
Ls
sig
o
V
 
 
 
(d) Calcule a resistência de entrada Rin = vsig/iin. 
 
 MMRR
i
v
R Gsig
in
sig
out 1010500
 
 
10) Dado o Inversor CMOS conforme indicado na figura abaixo e sabendo-se que kp’ = 100A/V
2
, kn’ = 200A/V
2
, 
(W/L)p = 8, (W/L)n = 1,  = 0, VDD = 5V, e |Vtp| = |Vtn| = 1V: 
 
 
 







2
)('.
2
DS
DStGSnD
V
VVV
L
W
kI
 para |VDS| < |VGS - Vt| 
 
)1()(.
2
' 2
DStGS
n
D VVV
L
Wk
I 
 para |VDS| ≥ |VGS -Vt| 
 
Na curva de transferência: 
 
 
 
 
 
 
a) Determine a tensão de entrada vE para a qual ocorre a transição abrupta da tensa de saída vo na curva de 
transferência vo X vE e esboce esta mesma curva de transferência indicando as coordenadas de todos os pontos 
notáveis. 
 
Ln = Lp 
 
2626 )1.(1.10.200
2
1
))1(5.(8.10.100
2
1
  EE vv
 

 
22 )1()4.(4  EE vv
 
 
12)816(4 222  EEEE vvvv
 

 
1243264 22  EEEE vvvv
 
 
063303 2  EE vv
 






Vv
Vv
v
E
E
E
7
3
6
75690030
 
Para transição abrupta vE = 3V. 
 
b) Determine a corrente máxima iDmax que passa através dos transistores pMOS e nMOS na transição de nível 
lógico e esboce o gráfico iD X vE indicando também todos os pontos notáveis. 
 
iDMAX = 
A 400)13.(10.200.
2
1
26 
 
 
 
 
 
 
 
 
c) Supondo que a capacitância CS indicada na figura modele o efeito de todas as capacitâncias conectadas no nó 
de saída e admitindo que uma onda quadrada entre 0 e VDD seja aplicada na entrada, deduza a expressão da 
potência dinâmica consumida pelo inversor CMOS. (Dica: A energia armazenada no capacitor em cada transição 
é igual a CSV
2
/2). 
 
22 .....
2
1
.2 DDSDDSD VfCVfCP 
 
5 
5 
4 
2 
4 3 1 
0 
VDD - vo 
VDSn = vo 
Vtn VDD - |Vtp| 
vo 
VE 
Qn = Saturado 
Qp = triodo 
Qp = Saturado 
Qn = triodo 
tnGSnoDSn
tpEo
tpEDDoDD
tpGSpDSp
VvvV
VVVv
VVVvV
Vvv




413||
||
||||
 
400A 
vE 
0 1 4 5 
 
2
2CV
E 
 
 
T
VC
P DDLD
1
.2.
2
. 2









 

 
fVCP DDLD ..
2
 
 
11) Dado o inversor CMOS básico (veja figura do exercício anterior) onde VDD = 5V, Vtn = 1V, Vtp = -1V, kn’ = 
2kp’= 4mA/V
2
,  = 0: 
a) Dado um processo CMOS com dimensão mínima de 1m, obtenha as menores geometrias W e L para os 
transistores nMOS e pMOS (inversor CMOS de menor área ocupada) de forma que a transição de nível lógico na 
saída ocorra para vI = VDD/2. 
 
Na transição de nível lógico temos: 
 
IDP = IDN (Saturação) 
 
22 |)|(
2
'
|)|(
2
'
tnIDD
n
n
tpIDD
p
p
VVV
L
Wk
VVV
L
Wk












 
 
Como Vtn = |Vtp|, 
2
DD
I
V
V 
 

 
n
n
p
p
L
Wk
L
Wk












2
'
2
' 
 
kn’ = 2kp’  
np L
W
L
W












2
 
 
O inversor CMOS de menor área terá: 
 
WN = LP = LN = 1 m e WP = 2 m 
 
b) Determine o nível máximo de corrente através dos dois transistores sabendo-se que a transição de nível lógico 
ocorre para vI = VDD/2. 
 
mA,.
m
V
V
L
W'k
)mA(I tn
DD
n
n
máx 541
2
5
2
4
22
22



















 
 
 
 
 
 
T 
0 
VDD
DDD 
12) (2ª. Prova 2011) Dado o amplificador diferencial abaixo juntamente com o modelo para pequenos sinais: 
 
 
 
 
 
 
Dados: Expressões: 
׀VA׀ = 20V gm = Kn’ 





L
W
 (VGS – Vt) 
K’n = 100 μA/V
2 ID = 
2
)/(' LWkn
 (VGS – Vt)
2 p/ VDS > VGS - Vt
 
Vt = 1V 
W / L = 10 r0 = 
D
A
I
V
 
VDD = 10V 
 
 
a) Determine o valor de gm. 
 
 
 
 
 
 
 
 
b) Considerando-se ro = ∞, determine o valor de RD para obter-se um ganho diferencial ( Ad = vo /vid ) igual a 
10V/V. 
 
 
 
 
 
 
 
 Neste caso: 
VDD 
RD RD v0 
 V + vid /2 V - vid /2 
I = 1mA 
Q1 Q2 
-VSS 
S 
d 
s 
gmvgs ro 
g 
 vgs 
gm = 1mA/V 
gmvdi /2.RD 
v0 
gmvdi /2.RD 
 
vid 
vid/2 
gmvid/2 gmvid/2 
RD RD 
vid/2 
 
 
b) Considerando-se ro finito e baseando-se nos valores e expressões fornecidas no enunciado, determine o valor 
de RD para obter-se um ganho diferencial Ad = 10V/V. 
 
 Nesta situação o ganho diferencial será: