Baixe o app para aproveitar ainda mais
Prévia do material em texto
1 Universidade de Brasília – IE – Depto de Ciência da Computação Circuitos Digitais – 1o Semestre de 2004 – Gabarito da 1a Prova Questão 1. Efetue as seguintes conversões entre bases: (a) 756352.14358 para a base 16 756352.14358 = 011 101 110 011 101 010.001 100 011 1012 = 01 1101 1100 1110 1010.0011 0001 11012 = 1DCEA.31D16 (b) 67892310 para a base 7 67892310 = 55252407 (c) 20121012213 para a base 10 Posição Dígito Valor Peso 0 1 1 1 1 2 6 3 2 2 18 9 3 1 27 27 4 0 0 81 5 1 243 243 6 2 1458 729 7 1 2187 2187 8 0 0 6561 9 2 39366 19683 TOTAL 43306 20121012213 = 4330610 7678923 969890 7 138554 7 19792 7 2825 7 402 7 5 75 5 0 2 (d) BF17D16 para a base 5 BF17D16 = 1159615810 BF17D16 = 103320341135 Posição Dígito Valor Peso 0 D 14 1 1 7 112 16 2 1 256 256 3 F 61440 4096 4 B 11534336 1048576 TOTAL 11596158 511596158 23192313 5 4638461 5 927691 5 185534 5 37103 5 7420 5 1482 5 293 5 53 5 10 3 Questão 2. Projete um circuito com dois sinais de entrada A1 e A0, uma entrada de controle S, e que funcione conforme a tabela mostrada. S Z 0 A0 1 A1 Tabelas-verdade possíveis com os respectivos Mapas de Karnaugh associados: S A1 A0 Z 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 00 01 11 10 0 1 1 0 0 S A1 A0 A1 A0 S Z 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 10 .. ASASZ += Circuito S A0 A1 Z 4 10 .. ASASZ += 5 Questão 3. (a) Associe a coluna da esquerda com a da direita, justificando por álgebra booleana. (A): YXYX .=+ (B): YXYX +=. (C): YXYX .=+ (D): YXYX +=. (b) Obtenha o circuito de segunda ordem mínimo equivalente ao circuito abaixo (utilize o verso desta folha para desenvolver sua resposta). YYXXYXYXYXXYYXYXXYYXf .)(.)(...)(.)(),( . +++=+== ).).((),( YXYXYXYXYXf +=+= 6 Questão 4. Utilize o método de Quine McCluskey para minimizar a função f(A,B,C,D) abaixo: ∑ += )9,3,2()15,14,8,6,4,1,0(),,,( dmDCBAf CBACBDADCBAf ....),,,( ++= 7 Questão 5. Implemente um somador de dois números binários de dois bits utilizando apenas portas NAND em circuitos de segunda ordem, considerando que os sinais de entrada estão disponíveis na forma complementada. O circuito deve apresentar como entradas os números de dois bits A (formado pelos sinais A1 e A0) e B (formado pelos sinais B1 e B0) e gerar a soma dos números nos sinais de saída S2, S1 e S0. A1 A0 B1 B0 S2 S1 S0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 1 0 1 0 0 0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 0 )(.)(.)( 011011112 BBABBABAS = )).(...(.)..(.)..(.).(.).( 01010101011010111011 BBAABBAABBABAABBABAAS = ).(.).( 00000 BABAS = 00 00 11 11 00 11 00 11 11 00 11 00 11 11 00 00 A1A0 B1B0 00 00 01 01 11 11 10 10 ++++= ''A''A''A''AS 0111010111011 BBBABBBA 01010101 A''A BBABBA ++ 00 11 11 00 11 00 00 11 11 00 00 11 00 11 11 00 A1A0 B1B0 00 00 01 01 11 11 10 10 'A'S 00000 BBA += 00 00 00 00 00 00 11 00 00 11 11 11 00 00 11 11 A1A0 B1B0 00 00 01 01 11 11 10 10 010001112 AAAAS BBBB ++= 8
Compartilhar