1ª prova - Circuitos Digitais - 1º/2006

Prévia do material em texto

Universidade de Brasília – IE – Depto de Ciência da 
Computação 
Circuitos Digitais – 1o Semestre de 2006 – 1a Prova – 23/05/2006 
Nome__________________________________________________________________ 
Matrícula_______________ 
 
‰ Não desfaça o caderno da prova; 
‰ A resolução completa de cada questão deve ser feita na respectiva folha de enunciado; 
‰ As folhas de rascunho não serão consideradas; 
‰ Todas as questões tem o mesmo valor. 
 
Questão 1. 
(a) Associe as portas lógicas da coluna da esquerda com os circuitos da coluna da 
direita, justificando por álgebra booleana. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
(b) Associe as afirmações da coluna da esquerda com os circuitos da coluna da direita, 
justificando de forma completa suas respostas no verso desta folha 
 
( ) Produz um pulso quando A 
passa de 0 para 1. 
 (A) 
( ) Não produz pulso em nenhuma 
transição. 
 (B) 
( ) Produz um pulso quando A 
passa de 1 para 0. 
 (C) 
( ) Produz um pulso quando A 
passa de 0 para 1. 
 (D) 
 
 
 1
Questão 2. 
(a) Determine o circuito mínimo de 2a. ordem equivalente ao circuito abaixo. 
Considerando os valores mostrados para os retardos máximos das portas lógicas, 
determine para o circuito original e para o circuito mínimo o atraso máximo de 
propagação em cada um deles. Justifique suas respostas. 
 
 
 
 
 
Porta tpLH tpHL
NOT 10ns 5ns 
AND 27ns 19ns 
OR 25ns 22ns 
 
 
 
 
 2
Questão 3. 
Sabendo que A (MSB), B, C e D são os dígitos binários de um número na representação 
BCD natural, implemente – através da aplicação do método de Quine-McCluskey - a 
função lógica f(A,B,C,D) que assume o valor ´1´ lógico se e somente se o número BCD 
for primo. 
 3
Questão 4. 
Supondo que as entradas A, B e C não estão disponíveis na forma complementada, 
implemente a função abaixo utilizando apenas 4 portas NAND de duas entradas. 
(Sugestão: utilize decomposição de mapas) 
 
∑= )5,3,2,1(),,( mCBAf 
 
 
 
 
 4
Questão 5. 
(a) Para a porta TTL abaixo determine o estado dos transistores e diodos, e o nível lógico 
na saída eo, para cada combinação possível de valores lógicos nas entradas e1 e e2. 
 
 
Entradas Estados dos diodos e transistores Saída
e1 e2 D1 D2 T1 D3 D4 T2 D5 T3 T4 T5 D6 T6 eo
 
 
 
 
 
 (b) Na porta lógica CMOS abaixo estão mostrados apenas os transistores NMOS. 
Obtenha a expressão lógica da saída eo em função das entradas A, B, C e D, e determine a 
estrutura de transistores PMOS do bloco pull-up. 
 
 5
 
 
 
 
 
 
 
 
 
 
 
 6
	Nome________________________________________________________
	Matrícula_______________