1ª prova - Circuitos Digitais - 1º/2008

Prévia do material em texto

1
 Universidade de Brasília – IE – Depto de Ciência da 
Computação 
Circuitos Digitais – 1o Semestre de 2008 – 1a Prova – 15/04/2008 
Nome__________________________________________________________________ 
Matrícula_______________ 
 
‰ Não desfaça o caderno da prova; 
‰ A resolução completa de cada questão deve ser feita na respectiva folha de enunciado; 
‰ As folhas de rascunho não serão consideradas; 
‰ Todas as questões tem o mesmo valor. 
 
Questão 1. 
Dada a função ∑ += )15,12,6,5,4,3,2()14,9,8,7,1,0(),,,( dmDCBAf 
a) Determine o circuito mínimo de segunda ordem na forma soma-de-produtos; 
b) Determine o circuito mínimo de segunda ordem na forma produto-de-somas; 
c) Qual dos circuitos anteriores corresponde ao circuito mínimo de segunda ordem? 
Questão 2. 
Considere o circuito abaixo, com as portas AND e OR apresentando os retardos mostrados 
na tabela à direita. 
. 
 
(a) Complete o diagrama de tempo abaixo. 
 
 
 
(b) Determine o atraso máximo de propagação apresentado pelo circuito, 
justificando sua resposta. 
(c) Modifique o circuito dado de tal forma a obter o mesmo resultado lógico, mas 
com um tempo de propagação máximo que seja inferior a 30 ns 
 2
 Questão 3. 
Dada a função ∑ += )14,13,7,1,0()15,11,10,9,5(),,,( dmDCBAf 
(a) Aplique o método de Quine-McCluskey para obter os implicantes primários 
essenciais; 
(b) Utilizando o resultado obtido acima obtenha o circuito mínimo de segunda ordem que 
contenha apenas portas NAND; 
(c) Obtenha, utilizando agora o mapa de Karnaugh, o circuito mínimo de segunda ordem 
que utilize apenas portas NOR; 
(d) Indique qual dos circuitos obtidos nos itens (c) e (d) é mínimo de segunda ordem. 
 
Questão 4. 
Supondo que as entradas A, B, C e D não estão disponíveis na forma complementada, 
implemente a função abaixo utilizando apenas 4 portas NAND de duas entradas. 
(Sugestão: utilize decomposição de mapas) 
 
∑= )11,10,9,7,6,5,3,2,1(),,,( mDCBAf 
 
Questão 5. 
Determine as margens de ruído de nível baixo e alto (NML e NMH), e o fan-out para uma 
conexão de: 
(a) uma saída de porta NAND 74S00 a entradas de portas NAND 74LS00; 
(b) uma saída de porta NAND 74LS00 a entradas de portas NAND 74S00 
 
 3