10-Sistemas Digitais II - Poli - projeto de circuitos síncronos

Prévia do material em texto

1
1
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 1
PCS 3225
Sistemas Digitais II
Síntese de Circuitos Seqüenciais
7-4 – Clocked Synchronous State-Machine Design 
(Wakerly, 4ed, pág 533-570)
Andrade, Marco Túlio Carvalho de
Professor Responsável
Spina, Edison
Professor Responsável Pela Primeira Revisão
versão: Setembro de 2.017
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 2
Conteúdo
• Síntese de Circuitos Sequenciais
• 7-4 – Clocked Synchronous State-Machine
Design (pág. 553);
• 7-4.1 – Exemplo tabela de estado;
• 7-4.2 – Minimização de estados;
• 7-4.3 – Codificação de estados;
• 7-4.4 – Síntese com FFs tipo D;
• 7-4.5 – Síntese com FFs tipo JK;
• 7-4.6 – Mais exemplos.
• Bibliografia
2
2
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 3
Síntese de Máquina de Estados Síncrona
� Passos de Projeto:
– Descrição ou especificação do problema 
(Diagrama de Temporização é útil);
– Construir Tabela de Estados/Saída a partir 
da descrição do problema;
– Minimizar número de Estados na Tabela, 
escolher nomes e codificação dos Estados;
– Criar Tabela de Transição de Estados/Saída;
– Escolher tipo de Flip-flop;
– Construir Tabela de Excitação e derivar as 
equações de excitação/saída;
– Construir Diagrama Lógico.
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 4
Síntese de Máquina de Estados Síncrona
� Pode haver ambiguidade na descrição do 
comportamento de uma FSM;
� Deve-se escolher entre modos diferentes de 
realizar as tarefas, algumas usando sentido 
comum, outras vezes de maneira arbitrária;
� Parte do trabalho consiste em transformar a 
descrição textual do problema, que pode ser 
ambígua, em uma Tabela de Estados sem 
ambiguidade;
� As vezes, ao tentar eliminar ambiguidades a 
Tabela obtida não mais se assemelha com a 
descrição original do problema, mas esta 
oferece material para análise e refinamento.
3
3
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 5
Síntese de Máquina de Estados Síncrona
� Exemplo (duas entradas A e B e uma saída z):
– Z = 1 sempre que:
» A entrada “A” teve o mesmo valor nas últimas duas 
bordas de clock; OU
» B está (foi mantido) em “1” desde a última vez que 
a primeira condição aconteceu.
– Z = 0 nos demais casos.
Fig 7.45
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 6
Síntese de Máquina de Estados Síncrona
� Pela descrição trata-se de uma Máquina 
modelo de Moore, porque a saída parece 
depender apenas do Estado Atual.
� Pode-se incluir um sinal de entrada de RESET
para garantir um Estado Inicial conhecido.
4
4
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 7
Construção da Tabela de Estados
� Natural supor Z=0 no estado inicial (?)
Fig 7.46(a)
Ordem de Mapa de 
Karnaugh facilita obtenção 
de equações de excitação
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 8
Evolução da Tabela de Estados
Fig 7.46(b)
Entrada “A”=0
Entrada “A”=1
Entrada “A”=0 Entrada “A”=1
5
5
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 9
Evolução da Tabela de Estados
Fig 7.46(c)
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 10
Evolução da Tabela de Estados
Fig 7.46(d)
6
6
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 11
Fig 7.47(a)
Evolução da Tabela de Estados – cont.
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 12
Evolução da Tabela de Estados – cont.
Fig 7.47
7
7
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 13
Evolução da Tabela de Estados – cont.
Fig 7.47(b)
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 14
Evolução da Tabela de Estados – cont.
Fig 7.47(c)
8
8
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 15
Evolução da Tabela de Estados – cont.
Fig 7.47(d)
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 16
Sequencia de Estados 
16
Fig 7.48
9
9
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 17
Diagrama de Estados
17
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 18
Possível alocação de Estados
Tab 7-6
10
10
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 19
Alteração
�Alterando a interpretação de B
– Z = 1 sempre que:
»A teve o mesmo valor nos últimos 
dois clocks, 
E TAMBÉM
»B = “1”
–Z = 0 nos demais casos.
19
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 20
� Necessita de mais dois estados (F e G)
20
Alteração
11
11
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 21
Referencias
�Referências desta aula: 
�Wakerly, 7-4 – Clocked 
Synchronous State-Machine 
Design (4ed, págs 533-570).
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 22
Livro Texto
�Wakerly, J.F.; Digital Design –
Principles & Practices; Fourth
Edition, ISBN: 0-13-186389-4, 
Pearson & Prentice-Hall, Upper
Saddle, River, New Jersey, 07458, 
2006.
12
12
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 23
Bibliografia Adicional Deste Assunto
� Dias, Francisco José de Oliveira; Introdução 
aos Circuitos de Chaveamento; Apostila, 
PEL/EPUSP, 1.980;
� Fregni, Edson; Ranzini, Edith; Teoria da 
Comutação: Introdução aos Circuitos 
Digitais (Partes 1 e 2); Apostila 
PCS/EPUSP, Outubro de 1.999;
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 24
Bibliografia Adicional Deste Assunto
� Hill, Frederic and Peterson, Gerald; 
Introduction to Switching Theory and Logical 
Design; Ed. John Wiley and Sons, 1.974;
� Ranzini, Edith; Circuitos de Chaveamento
(notas de aula); Apostila, EPUSP, 1.983.