Aula 2

Prévia do material em texto

Universidade Federal do Rio Grande do Norte 
Instituto Metrópole Digital 
Departamento de Informática e Matemática Aplicada 
IMD0041 – Introdução a Organização e Arquitetura de Computares 
Princípios de funcionamento de computadores 
e 
Tendências Tecnológicas 
Monica Pereira/DIMAp 
Kayo Gonçalves e Silva/IMD 
IM
D
00
41
 
1 
Princípios de funcionamento 
IM
D
00
41
 
2 
Arquitetura de Von Neumann (1945) 
•  Com raras exceções, todos os computadores atuais possuem 
essas mesmas funções e estrutura geral e assim são 
conhecidos como máquinas com arquitetura de Von 
Neumann (ou simplesmente máquinas de Von Neumann). 
IM
D
00
41
 
3 
INICIAREMOS POR ESSE MODELO 
Modelo de Von Neumman 
(Organização) 
•  Bloco de Controle 
•  Bloco Operativo 
•  Memória 
•  E/S 
Memória 
Bloco de 
Controle BO 
Entrada 
Saída 
IM
D
00
41
 
4 
Modelo de Von Neumman 
(Organização) 
IM
D
00
41
 
5 
Arquitetura de Harvard 
•  Utiliza memórias separdas: 
o  Instruções 
o  Dados 
•  O acesso a estas memórias é feito por barramentos 
distintos 
•  Vantagem 
o  Possível ler/escrever instruções e dados 
concorrentemente (ao mesmo tempo) 
IM
D
00
41
 
6 
Modelo de Harvard 
IM
D
00
41
 
7 
Máquinas Não-Von Neumann 
•  Máquinas paralelas: várias unidades de 
processamento executando programas de forma 
cooperativa, com controle centralizado (SIMD ou 
MIMD) 
 
•  Redes neurais artificiais: não executam instruções 
de um programa; resultados são gerados a partir 
de respostas a estímulos 
 
IM
D
00
41
 
8 
Modelo de Von Neumann 
:: Características 
•  Memória é dividida em palavras e contém dados e 
instruções, indistintamente. 
•  Palavra é a unidade básica de transferência 
de / para memória. 
•  Palavras são localizadas através de um endereço. 
•  Programa é uma sequência de instruções, 
colocadas numa sequência de endereços. 
•  A execução de um programa corresponde à 
execução sequencial de suas instruções. 
•  Dados, instruções e endereços são codificados 
em binário. 
IM
D
00
41
 
9 
Modelo de Von Neumann 
:: Execução de Instruções 
•  Busca da próxima instrução na memória 
o  Manda endereço, volta instrução 
•  Decodificação da instrução 
o  Interpreta código da instrução 
•  Se a instrução precisa de dados (na memória) 
o  Manda endereço, busca dado 
•  Execução da instrução 
o  Executa ações específicas para cada instrução 
•  Grava o resultado da operação 
o  Manda endereço, manda dado 
IM
D
00
41
 
10 
Modelo de Von Neumann 
:: Exemplo de Execução de Instruções 
² Instrução de soma de dois operandos: 
IM
D
00
41
 
11 
Modelo de Von Neumann 
:: Aspectos Temporais 
•  Uma instrução: 
o  Um ou vários acessos à memória 
•  Tempo de execução de uma instrução: 
o  Praticamente igual à soma dos tempos de acesso à 
memória. 
•  Tempo de acesso à memória principal: 
o  Da ordem de 10 a 20 ns 
•  Tempos de micro-operações 
(somas, transferências entre registradores, etc.) 
o  São bem menores 
o  Clock de 1 GHz representa ciclo de micro-operações de 
1 ns 
IM
D
00
41
 
12 
Modelo de Von Neumann 
:: Gargalo 
•  Tráfego de informações (endereços, 
dados, instruções) entre CPU e 
memória 
o  Vai endereço da instrução 
o  Volta instrução, que contém código da 
operação e endereços dos operandos 
o  Vão endereços dos operandos 
o  Vão e voltam operandos 
o  Instruções precisam especificar endereços 
dos dados e podem ocupar 2 a 3 palavras 
o  2 a 3 acessos à memória na busca da 
instrução 
IM
D
00
41
 
13 
Modelo de Von Neumann 
:: Problemas e Soluções 
•  Tempo de execução da instrução fica comprometido 
pelo (a)… 
o  Sequencialidade das operações 
o  Excesso de informações transferidas entre processador e memória 
o  Tempo de acesso à memória 
•  Soluções: 
o  Diminuir quantidade de informações a serem transferidas entre 
processador e memória. 
o  Diminuir tempo aparente de acesso à memória. 
²  Realizar operações em paralelo. 
•  Dimensões de projeto que podem ser otimizadas: 
o  Tecnologia 
o  Organização 
o  Arquitetura 
IM
D
00
41
 
14 
Modelo de Von Neumann 
:: Diminuindo o gargalo 
•  Inclusão de memória cache: 
o  Tempo de acesso compatível c/ tempo de execução das 
micro-operações 
o  Tamanho bem menor do que a memória principal 
•  Introdução de registradores: 
o  Dados utilizados frequentemente não precisam ser trazidos/
levados de/para memória a cada utilização. 
IM
D
00
41
 
15 
Aumentando o desempenho 
•  Introdução de paralelismo: 
o  Na busca de instruções: 
²  Pré-fetch, buffer de instruções 
o  Na execução de instruções: 
²  Pipeline 
²  Superescalaridade 
•  Arquitetura Harvard: memórias separadas para dados e 
instruções 
o  Acessos paralelos 
•  Processadores RISC 
o  Muitos registradores 
o  Instruções mais simples e mais rápidas 
IM
D
00
41
 
16 
Desafios do projeto hw/sw 
IM
D
00
41
 
17 
ESTAGNAÇÃO DA 
FREQUÊNCIA 
IM
D
00
41
 
18 
IM
D
00
41
 
19 
http://preshing.com/20120208/a-look-back-at-single-threaded-cpu-performance/ 
IM
D
00
41
 
20 
Ano de lançamento Modelo da CPU Frequência 
2004	
   Intel	
  Pen+um	
  4	
   3200	
  MHz	
  
2005	
   AMD	
  Athlon	
  64	
  FX-­‐57	
   2800	
  MHz	
  
2006	
   Intel	
  Core	
  2	
  Duo	
  E6300	
   1867	
  MHz	
  
2007	
   Intel	
  Core	
  2	
  Duo	
  T7700	
   2400	
  MHz	
  
2008	
   Intel	
  Core	
  2	
  Duo	
  T9600	
   2800	
  MHz	
  
2009	
   Intel	
  Core	
  2	
  Duo	
  E7600	
   3066	
  MHz	
  
2010	
   Intel	
  Core	
  i3-­‐540	
   3067	
  MHz	
  
2011	
   Intel	
  Pen+um	
  G850	
   2900	
  MHz	
  
2014	
   Intel	
  i7-­‐4980HQ	
   2800	
  MHz	
  
Estagnação da frequência 
http://preshing.com/20120208/a-look-back-at-single-threaded-cpu-performance/ 
Multicore 
IM
D
00
41
 
21 
Multicore 
http://software.intel.com/en-us/articles/intel-xeon-phi-coprocessor-codename-
knights-corner 
IM
D
00
41
 
22 
Manycore 
IM
D
00
41
 
23 
Manycore 
http://news.cnet.com/
8301-13512_3-10388025-23.html 
IM
D
00
41
 
24 
IM
D
00
41
 
25 
Multifuncionalidade 
Multifuncionalidade 
•  Processamento de Vídeo 
•  Video Conferência 
•  Processamento de Vídeo 
•  Reconhecimento de 
Imagens •  Realidade Virtual 
•  Processamento de voz 
IM
D
00
41
 
26 
Multifuncionalidade 
IM
D
00
41
 
27 
IM
D
00
41
 
28 
Capacidade de integração 
2 300 transistores 1,16 Bilhões transistores 
Redução do tamanho do 
transistor 
Intel Sandy Bridge 
IM
D
00
41
 
30 
Novas tecnologias 
Technology Density 
(device/cm2) 
Circuit Speed Switching 
Energy 
Comparison 
CMOS 10 G 61GHz 3 aJ 
FET 4.5G - 6.1G 61GHz 3 aJ Smaller 
SET 60 G 1GHz >15 aJ Larger/Slower/Hotter 
Molecular 1 T 1GHz 50 aJ Larger/Slower/Hotter 
Ferromagnetic 5 G 10MHz 10 aJ Smaller/Slower/Hotter 
Ano de 
produção 1995 1998 2000 2002 2003 2004 2006 2007 2009 2010 2012 2013 2015 2016 2018 2019 2022 
ITRS 
Números 
(nm) 
350 250 180 130 100 90 70 65 50 45 36 32 25 22 18 16 11 
Fonte: ITRS Emerging Research Devices 2011 
Fonte: ITRS Executive Summary 2011 
Desafios das novas tecnologias 
IM
D
00
41
 
31 
Tendências tecnológicas 
IM
D
00
41
 
32 
Tendências tecnológicas 
•  System-on-Chipo  Multiprocessor 
System-on-Chip 
(MPSoC) 
² Paralelismo 
o  Networks-on-chip 
² Comunicação 
 
IM
D
00
41
 
33 
Tendências tecnológicas 
•  Memória compartilhada x distribuída 
 
IM
D
00
41
 
34 
Tendências tecnológicas 
•  Arquiteturas Dedicadas 
 
IM
D
00
41
 
35 
Tendências tecnológicas 
•  Arquiteturas Reconfiguráveis 
 
IM
D
00
41
 
36 
IM
D
00
41
 
37 
Para saber mais ... 
•  PATTERSON, D.A. & HENNESSY, J. L. 
Organização e Projeto de Computadores - 
A Interface Hardware/Software. 3ª ed. 
Campus, 2005. Capítulo 1 
IM
D
00
41
 
38 
Próxima aula 
•  Princípios de projeto de computadores 
IM
D
00
41
 
39