Baixe o app para aproveitar ainda mais
Prévia do material em texto
CCDD – Centro de Criação e Desenvolvimento Dialógico 1 Eletrônica Digital Aula 2 Prof. Ederson Cichaczewski CCDD – Centro de Criação e Desenvolvimento Dialógico 2 Conversa Inicial Olá! Seja bem-vindo(a) à segunda aula da disciplina Eletrônica Digital! Nesta aula, veremos a simplificação de circuitos lógicos por meio de expressões na forma de soma de produtos, que é a base para o projeto de circuitos digitais. Começaremos referenciando os circuitos integrados correspondentes às portas lógicas para fixar a aplicação prática. Iremos projetar circuitos lógicos combinacionais com base em uma especificação de saída desejada, compreenderemos a ferramenta mapa de Karnaugh e a usaremos para a simplificação de funções lógicas. Por fim, abordaremos recursos de minimização de expressões lógicas. Vamos lá? Vamos conhecer o professor desta disciplina e a ementa desta rota? Acesse o material online. Contextualizando Os circuitos lógicos combinacionais recebem esta denominação porque sua saída depende apenas dos valores atuais presentes nas suas entradas, ou seja, eles não possuem a característica de memória. É possível fazer o projeto de qualquer circuito digital usando como base os circuitos lógicos combinacionais - inclusive esse conceito será utilizado mais para frente, quando abordarmos os dispositivos lógicos programáveis. Descrever circuitos lógicos digitais por meio de expressões lógicas é uma etapa importante de um projeto, de forma a garantir o seu funcionamento e também buscar otimizar os recursos necessários para a implementação prática, não deixando de levar em conta questões de desempenho. Desta forma, o entendimento das ferramentas de simplificação lógica é fundamental para o Engenheiro desenvolver projetos de circuitos digitais. CCDD – Centro de Criação e Desenvolvimento Dialógico 3 Assista à contextualização do professor Ederson Cichaczewski sobre esse assunto no material online. Tema 1 - Simplificação de circuitos lógicos O método de simplificação de circuitos lógicos requer que a expressão lógica esteja na forma de soma-de-produtos, por exemplo: 𝐴𝐵𝐶 + �̅�𝐵𝐶̅ 𝐴𝐵 + �̅�𝐵 + �̅�𝐶 + 𝐷 Percebe-se que as expressões nesta forma têm dois ou mais termos AND (produtos) conectados pela operação OR. As variáveis de entrada são representadas por letras maiúsculas, e cada uma pode ser invertida (complementada ou negada), por meio de uma barra horizontal sobre a letra, o que indica o uso de uma porta lógica NOT, ou não invertida (não complementada), o que representa uma ligação direta. O termo AND suprime o operador (.) que denota a operação de produto entre as variáveis de entrada, ficando uma variável logo ao lado da outra, sendo que sua ordem teoricamente não faz diferença. A barra de inversão não pode estar sobre mais de uma variável de forma contínua (por ex: 𝐴𝐵̅̅ ̅̅ − 𝑒𝑟𝑟𝑎𝑑𝑜), sempre deve haver uma separação na barra entre as letras que representam as entradas quando estiverem negadas (por ex: �̅��̅� − 𝑐𝑜𝑟𝑟𝑒𝑡𝑜). É possível que a barra de inversão fique sobre uma operação de soma (OR), por exemplo: 𝐴 + 𝐵𝐶̅̅̅ ̅̅ ̅̅ ̅̅ ̅̅ . A simplificação de expressões lógicas consiste em reduzi-la a uma forma mais simples, ou seja, que contenha um menor número de termos ou variáveis na expressão. Esta nova expressão será usada na implementação de um circuito que realiza o mesmo que o original, mas contém menos portas lógicas e conexões. Uma vantagem estratégica em simplificar circuitos lógicos está na velocidade de operação dos CIs, visto que há sempre um atraso de propagação entre a entrada e a saída. Portanto, quanto mais portas lógicas, maior é o atraso CCDD – Centro de Criação e Desenvolvimento Dialógico 4 total do circuito como um todo, então, diminuindo a quantidade de portas, menor é o atraso e mais rápido fica o circuito. Além disso, quanto menos conexões, menor é a probabilidade de ocorrência de defeito no circuito, tornando-o mais confiável. Ainda pode-se avaliar, pelo ponto de visto de custo, que um circuito com menos portas é mais barato que um circuito com mais portas. Na figura a seguir é apresentado um circuito (a) que, simplificado, resulta no circuito indicado em (b). Ambos apresentam o mesmo resultado de saída para os mesmos valores de entrada, mas fica claro no segundo circuito (b) as vantagens de ter menos portas: menor atraso e menor custo. (a) Circuito lógico original. (b) Circuito lógico (a) simplificado. Simplificação Algébrica É possível usar os teoremas booleanos vistos na aula 1 para simplificar expressões de circuitos lógicos. Contudo, nem sempre é fácil identificar qual teorema deve-se aplicar para se chegar ao resultado mais simplificado. Também é difícil identificar se a expressão já está na forma mais simples ou se ainda pode ser simplificada. Portanto, o uso de simplificação algébrica depende de certa experiência para obter resultados razoavelmente bons, sendo muitas vezes um processo de tentativa e erro. Os passos essenciais para a simplificação algébrica são: CCDD – Centro de Criação e Desenvolvimento Dialógico 5 1. Colocar a expressão original na forma de soma-de-produtos, aplicando-se repetidamente os teoremas de De-Morgan e os demais teoremas booleanos que realizam multiplicação de termos. 2. Então se verifica se os termos produto têm fatores comuns e realiza-se sempre que possível a fatoração (colocar a variável comum em evidência, multiplicando). A fatoração pode resultar na eliminação de um ou mais termos por meio do uso de um teorema booleano. Como exemplo, vamos entender como o circuito (a) se transformou no circuito (b) na figura de exemplo. Temos que a expressão de saída de (a) é: 𝑧 = 𝐴𝐵𝐶 + 𝐴�̅�. (�̅�𝐶̅ ̅̅ ̅̅ ̅) Vamos realizar alguns passos usando os teoremas booleanos para realizar a simplificação. Confira: 1. Aplica o teorema 17 no termo (�̅�𝐶̅ ̅̅ ̅̅ ̅): 𝑧 = 𝐴𝐵𝐶 + 𝐴�̅�. (�̅̅� + 𝐶̅̅) 2. No termo (�̅̅� + 𝐶̅̅) cancela negação dupla: 𝑧 = 𝐴𝐵𝐶 + 𝐴�̅�. (𝐴 + 𝐶) 3. Aplica o teorema 13ª no termo 𝐴𝐵̅̅ ̅̅ . (𝐴 + 𝐶): 𝑧 = 𝐴𝐵𝐶 + 𝐴�̅�𝐴 + 𝐴�̅�𝐶) 4. Aplica o teorema 3 no termo 𝐴�̅�𝐴: 𝑧 = 𝐴𝐵𝐶 + 𝐴�̅� + 𝐴�̅�𝐶) Obs: Percebe-se que agora temos a expressão na forma de soma de produtos. 5. Fatoração de AC comum no 1º e 3º termos: 𝑧 = 𝐴𝐶(𝐵 + �̅�) + 𝐴�̅� 6. Aplica o teorema 8 em 𝐵 + �̅�: 𝑧 = 𝐴𝐶(1) + 𝐴�̅� 7. Aplica o teorema 2 em 𝐴𝐶(1): 𝑧 = 𝐴𝐶 + 𝐴�̅� 8. Fatoração de A comum: 𝑧 = 𝐴(𝐶 + �̅�) 9. Deixando em ordem: 𝑧 = 𝐴(�̅� + 𝐶) Obs: Neste ponto chegamos na equação lógica do circuito (b). CCDD – Centro de Criação e Desenvolvimento Dialógico 6 Vamos listar quantas portas lógicas temos no circuito (a): 3 portas inversoras NOT; 2 portas AND de 3 entradas cada; 1 porta NAND de 2 entradas; 1 porta OR de 2 entradas; Total de portas de (a): 7 portas lógicas. Vamos listar quantas portas lógicas temos no circuito (b): 1 porta inversora NOT; 1 porta OR de 2 entradas; 1 porta AND de 2 entradas; Total de portas de (b): 3 portas lógicas. Como sabemos se o circuito (a) apresenta o mesmo resultado de (b)? Vamos comprovar por meio de tabela verdade: A B C 𝐴𝐵𝐶 𝐴�̅� (�̅�𝐶̅ ̅̅ ̅̅ ̅) 𝐴𝐵𝐶 + 𝐴�̅�. (�̅�𝐶̅ ̅̅ ̅̅ ̅) 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 1 1 0 1 0 1 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 Tabela verdade da equação do circuito (a). CCDD – Centro de Criação e Desenvolvimento Dialógico7 A B C �̅� + 𝐶 𝐴(�̅� + 𝐶) 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 0 0 0 1 1 1 1 1 Tabela verdade da equação do circuito (b). Analisando o resultado das tabelas, percebemos que ambas apresentam o mesmo resultado, comprovando a equivalência entre o circuito original (a) e o simplificado (b). Utilizando Circuitos Lógicos É importante saber qual circuito integrado de portas lógicas é utilizado para implementar na prática um circuito lógico. Na aula 1 vimos as famílias de circuitos lógicos. Aqui vamos listar os principais circuitos integrados de portas lógicas que são utilizados mais frequentemente. Como percebemos no exemplo de simplificação, podemos ter portas lógicas de 2 entradas e até de 3 entradas. Na prática, quais circuitos integrados nós utilizaremos para montar esses circuitos lógicos? Conheça alguns a seguir: CCDD – Centro de Criação e Desenvolvimento Dialógico 8 NAND 7400 (TTL) / 4011 (CMOS) CI TTL com 4 portas NAND de 2 Entradas NOR 7402 (TTL) / 4001 (CMOS) CI TTL com 4 portas NOR de 2 Entradas CCDD – Centro de Criação e Desenvolvimento Dialógico 9 NOT 7404 (TTL) / 4069 (CMOS) CI TTL com 6 portas inversoras NOT AND 7408 (TTL) / 4081 (CMOS) CI TTL com 4 portas AND de 2 Entradas CCDD – Centro de Criação e Desenvolvimento Dialógico 10 NAND 3 Entradas 7410 (TTL) / 4023 (CMOS) CI TTL com 3 portas NAND de 3 Entradas AND 3 Entradas 7411 (TTL) / 4073 (CMOS) CI TTL com 3 portas AND de 3 Entradas CCDD – Centro de Criação e Desenvolvimento Dialógico 11 OR 7432 (TTL) / 4071 (CMOS) CI TTL com 4 portas OR de 2 Entradas XOR 7486 (TTL) / 4070 (CMOS) CI TTL com 4 portas XOR de 2 Entradas E agora, quais circuitos integrados deveriam ser usados para montar o circuito simplificado (b)? Considerando uma montagem com circuitos TTL, os circuitos integrados seriam: CCDD – Centro de Criação e Desenvolvimento Dialógico 12 1 CI 7404 (será usada apenas uma porta NOT, ficarão sobrando 5 portas). 1 CI 7408 (será usada apenas uma porta AND, ficarão sobrando 3 portas). 1 CI 7432 (será usada apenas uma porta OR, ficarão sobrando 3 portas). Consulte a lista completa dos CIs TTL a seguir: https://en.wikipedia.org/wiki/List_of_7400_series_integrated_circuits Acesse também a lista completa dos CIs CMOS: https://en.wikipedia.org/wiki/List_of_4000_series_integrated_circuits O professor Ederson Cichaczewski explica mais sobre esse assunto no material online. Confira! Tema 2 – Projeto de circuitos lógicos combinacionais Até agora nesta aula trabalhamos com circuitos dados, então obtivemos a sua expressão lógica e depois a sua tabela verdade. Mas qual é a função ou a aplicação desses circuitos? São apenas exemplos didáticos. Na aula 1 fizemos um exemplo de aplicação real de um circuito lógico, aonde conhecíamos a sua aplicação prática, e na ocasião também já foi dado o circuito para depois obtermos a sua equação booleana e sua tabela verdade. Mas como se chega ao circuito lógico? Como ele foi construído? Para projetar um circuito devemos fazer o processo inverso: primeiro definimos a tabela verdade, então obtemos a expressão lógica e depois desenhamos o circuito com portas lógicas. Devemos levantar quantas entradas serão avaliadas e quais condições de estado dessas entradas produzirão uma ativação na saída (nível lógico 1), sendo que, para as demais condições possíveis, a saída fica desativada (nível lógico 0). Então iremos elaborar a equação booleana para as condições em que a saída seja 1. CCDD – Centro de Criação e Desenvolvimento Dialógico 13 Como exemplo, vamos considerar uma aplicação que tem duas entradas, e queremos que a saída x seja ativada quando a entrada A estiver desativada (0) “E” a entrada B estiver ativada (1). Para 2 entradas, temos 4 combinações possíveis de níveis nas entradas, então elaboramos a seguinte tabela verdade: A B x 0 0 0 0 1 1 1 0 0 1 1 0 Agora, vamos elaborar a equação para a condição em que a saída é 1. No parágrafo anterior a letra “e” foi enfatizada em maiúsculo, para denotar a operação AND que deveremos fazer entre as entradas A e B, visto a condição colocada, conforme apresentado na tabela verdade. Para que o resultado de uma operação AND seja igual a 1, ambas as suas entradas devem apresentar valor 1, e já que queremos que a entrada A seja 0, precisamos inverter esta entrada. Portanto, a equação booleana será: 𝑥 = �̅�𝐵 Então já sabemos que iremos utilizar a porta AND de 2 entradas, e sabendo que a entrada A deve ser igual a 0, iremos necessitar de uma porta NOT para a entrada A, para então ser conectada à porta AND. O circuito resultante é apresentado na figura a seguir. Circuito que tem a saída x=1 para condição de entrada A=0 e B=1. E se quisermos que duas condições de entrada produzam uma saída igual a 1, conforme a tabela verdade a seguir? CCDD – Centro de Criação e Desenvolvimento Dialógico 14 A B x 0 0 0 0 1 1 1 0 1 1 1 0 Quando temos mais de uma condição que ativa a saída, precisamos usar a operação OR, pois a saída é única, e queremos que ela seja ativada em uma condição “OU” em outra condição. Portanto, a relação entre as entradas em cada condição é dada por uma operação AND, e a relação entre as condições é dada por uma operação OR. No caso desta nova tabela verdade, a expressão booleana fica na forma de soma de produtos assim: 𝑥 = �̅�𝐵 + 𝐴�̅� Na sequência, ainda podemos constatar que pode ser possível simplificar o circuito utilizando um teorema booleano, mas não é o caso deste circuito. Agora o circuito será acrescentado de mais um conjunto de portas NOT e AND para o segundo termo, e também uma porta OR para fazer a operação entre os dois termos (que representam duas condições de entrada) e apresentar a saída x. O novo circuito é apresentado a seguir. Em resumo, os passos de um projeto completo de circuito lógico seriam: 1. Interpretar o problema e construir a sua tabela verdade; 2. Escrever os termos AND para cada condição que a saída é 1; CCDD – Centro de Criação e Desenvolvimento Dialógico 15 3. Escrever a expressão lógica na forma de soma de produtos; 4. Simplificar a expressão, se possível; 5. Desenhar o circuito com portas lógicas para a expressão final. Ao desenhar o circuito, é importante escrever os termos AND ou partes da expressão nos nós do circuito e a expressão final em sua saída, para melhor entendimento. Quer aprender mais sobre os circuitos lógicos combinacionais? Acesse a explicação do professor Ederson Cichaczewski no material online. Tema 3 - Mapa de Karnaugh Também chamado de mapa K, é um método gráfico no formato de matriz usado para obter uma expressão a partir de uma tabela verdade, simplificar uma expressão lógica e para minimizar uma expressão de um circuito lógico. Possui uma limitação prática quanto ao número de entradas, sendo que iremos utilizá- lo para aplicações de até 4 entradas. Primeiramente, vamos ver como funciona o mapa de Karnaugh de 2 entradas. Consideramos uma tabela verdade com entradas A e B, e saída x igual a 1 quando ambas entradas estiverem em 1 ou ambas estiverem em 0, conforme a seguir. Decimal A B x 0 0 0 1 1 0 1 0 2 1 0 0 3 1 1 1 O mapa K para duas entradas é o seguinte: CCDD – Centro de Criação eDesenvolvimento Dialógico 16 Então preenchemos com 1 e 0 nas células correspondentes da tabela verdade. O valor escrito na célula representa o valor da saída quando as entradas correspondentes estão apresentando os valores que estão na linha e na coluna de interseção desta célula. Para auxiliar na identificação das células, costuma-se escrever no seu canto superior direito o número em decimal equivalente ao número binário formado na intersecção das entradas. Não se deve trocar a posição das entradas no mapa K, a entrada A deve ficar nas colunas e a entrada B deve ficar nas linhas. Então, o mapa K preenchido fica assim: Para obter a expressão lógica, realizamos uma operação AND com as variáveis envolvidas na intersecção das células que possuem valor 1. E quando se tem mais de uma célula com valor 1, vamos adicionando novos termos AND à expressão por meio de uma operação OR. Quando a variável de entrada está sendo representada pelo valor 0 (na linha ou na coluna), ela deverá ser negada na expressão, por meio de uma barra horizontal sobre a variável. Para o mapa K de duas variáveis, a expressão lógica fica assim: 𝑥 = �̅��̅� + 𝐴𝐵 Vamos agora entender o funcionamento do mapa K de 3 variáveis. CCDD – Centro de Criação e Desenvolvimento Dialógico 17 Considere uma tabela verdade com entradas A, B e C, e saída x igual a 1 nas linhas 0 e 5, conforme a seguir. Decimal A B C x 0 0 0 0 1 1 0 0 1 0 2 0 1 0 0 3 0 1 1 0 4 1 0 0 0 5 1 0 1 1 6 1 1 0 0 7 1 1 1 0 O mapa K para três entradas é dado a seguir: Não se deve trocar a posição das entradas no mapa K, as entradas A e B devem ficar nas colunas e a entrada C deve ficar nas linhas. Este mapa K preenchido para a tabela fica assim: Agora temos uma variável de entrada para as linhas do mapa e duas variáveis de entrada para as colunas do mapa K. A expressão lógica fica assim: 𝑥 = �̅��̅�𝐶̅ + 𝐴�̅�𝐶 Vamos agora entender o funcionamento do mapa K de 4 variáveis. CCDD – Centro de Criação e Desenvolvimento Dialógico 18 Considere uma tabela verdade com entradas A, B, C e D, e saída x igual a 1 nas linhas 1, 11 e 13, conforme a tabela a seguir. Decimal A B C D x 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 1 5 0 1 0 1 0 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 0 9 1 0 0 1 0 10 1 0 1 0 0 11 1 0 1 1 1 12 1 1 0 0 0 13 1 1 0 1 1 14 1 1 1 0 0 15 1 1 1 1 0 O mapa K para quatro entradas é dado a seguir: CCDD – Centro de Criação e Desenvolvimento Dialógico 19 Não se deve trocar a posição das entradas no mapa K, as entradas A e B devem ficar nas colunas e as entradas C e D devem ficar nas linhas. O mapa K preenchido para a tabela fica assim: Agora temos duas variáveis de entrada para as linhas do mapa e duas variáveis de entrada para as colunas do mapa K. A expressão lógica fica assim: 𝑥 = �̅��̅�𝐶̅𝐷 + 𝐴𝐵𝐶̅𝐷 + 𝐴�̅�𝐶𝐷 Quer saber mais sobre o mapa de Karnaugh? Assista à explicação do professor Ederson Cichaczewski no material online. Tema 4 - Simplificação com Mapa de Karnaugh O mapa K tem alguns recursos de simplificação das expressões de forma bem direta e simples. Vamos entender esses recursos para projetos de circuitos com 2, 3 e 4 entradas. Para uma aplicação com 2 entradas, vamos considerar que a tabela verdade contempla duas saídas em 1 em uma mesma linha do mapa K. Segue a tabela verdade. Decimal A B x 0 0 0 1 1 0 1 0 2 1 0 1 3 1 1 0 CCDD – Centro de Criação e Desenvolvimento Dialógico 20 O mapa K para esta tabela verdade fica assim: Verificamos que temos 1 par adjacente de 1s horizontalmente na linha da entrada B invertida (negada). Neste caso, a expressão resultante seria: 𝑥 = �̅��̅� + 𝐴�̅� Nos dois termos desta expressão aparece a variável de entrada A, mas em uma delas invertida, sendo que a variável de entrada B invertida também aparece nos dois termos, mas igualmente (ambas com inversão). Neste caso, a variável A pode ser eliminada. Isto pode ser feito caso a adjacência seja na vertical, eliminando a variável que muda e mantendo a variável que não muda. A expressão resultante para esta nova tabela verdade seria: 𝑥 = �̅� Para uma aplicação com 3 entradas, consideramos uma tabela verdade com entradas A, B e C e saída x igual a 1 nas linhas 0, 1 e 5, conforme a seguir: Decimal A B C x 0 0 0 0 1 1 0 0 1 1 2 0 1 0 0 3 0 1 1 0 4 1 0 0 0 5 1 0 1 1 6 1 1 0 0 7 1 1 1 0 CCDD – Centro de Criação e Desenvolvimento Dialógico 21 O mapa K preenchido para a tabela fica assim: Percebemos que há uma adjacência vertical na primeira coluna das entradas AB entre as células 0 e 1. Neste caso eliminamos a variável que irá aparecer na expressão em sua forma direta e também em sua negada, junto com as variáveis AB invertidas, que é a entrada C. Há também uma adjacência horizontal pelas extremidades na linha da entrada C entre as células 1 e 5. Neste caso eliminamos a variável A, que irá aparecer em sua forma direta e também em sua forma negada. Portanto, a expressão resultante é: 𝑥 = (�̅��̅�𝐶̅ + �̅��̅�𝐶) + (�̅��̅�𝐶 + 𝐴�̅�𝐶) = �̅��̅� + �̅�𝐶 Também pode ocorrer uma adjacência entre 4 células, chamada de quarteto. O mapa K a seguir demonstra esta situação. Nesta situação temos as entradas B e C que mudam da sua forma direta para sua forma invertida, então irá sobrar apenas a variável A, que não muda. Portanto, a expressão resultante será: 𝑥 = �̅� Para uma aplicação com 4 entradas, consideramos uma tabela verdade com entradas A, B, C e D, e saída x igual a 1 nas linhas 0, 1 e 5, conforme vemos na tabela. x CCDD – Centro de Criação e Desenvolvimento Dialógico 22 Decimal A B C D x 0 0 0 0 0 1 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 1 5 0 1 0 1 0 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 0 9 1 0 0 1 0 10 1 0 1 0 1 11 1 0 1 1 1 12 1 1 0 0 0 13 1 1 0 1 0 14 1 1 1 0 1 15 1 1 1 1 1 O mapa K preenchido para a tabela fica assim: Percebemos que há uma adjacência horizontal na primeira linha das entradas CD entre as células 0 e 4. Neste caso eliminamos a entrada B que irá aparecer na expressão em sua forma direta e também em sua negada, junto com as variáveis ACD invertidas. Há também uma adjacência em quarteto entre as células 10, 11, 14 e 15. Neste caso eliminamos as entradas B e D, que irão CCDD – Centro de Criação e Desenvolvimento Dialógico 23 aparecer em sua forma direta e também em sua forma negada, ficando as entradas A e C. Portanto, a expressão resultante é 𝑥 = �̅�𝐶̅�̅� + 𝐴𝐶. Também pode ocorrer uma adjacência entre 8 células, chamada octeto. O mapa K a seguir demonstra esta situação. Para obter a expressão eliminaremos as entradas que mudam, no caso A, B e D. A expressão final ficaria: 𝑥 = 𝐶̅ Agora é com o professor Ederson Cichaczewski! É ele quem fala mais sobre as simplificações utilizando o mapa de Karnaugh. Tema 5 – Minimização com Mapa de Karnaugh Além da simplificação já proporcionada pelo mapa K, algumas situações permitem ainda uma minimização, ou seja, mais um nível de simplificação. Nem sempre a tabela verdade de um circuito deverá ter sua saída determinada para produzir valor 0 ou valor 1. Podem existir algumas condições de entrada que nunca ocorrerão, então o valor de saída para essas condições é irrelevante (don’t care). Nesses casos, representamoso valor de saída com a letra x. Ter uma célula com valor irrelevante no mapa K pode ajudar na simplificação da expressão, e consequentemente, do circuito lógico, pois o projetista pode decidir considerar o valor dessa saída irrelevante como 0 ou 1. Vamos considerar o exemplo a seguir de um mapa K com saídas irrelevantes. CCDD – Centro de Criação e Desenvolvimento Dialógico 24 À primeira vista podemos agrupar dois pares, um na vertical (células 0 e 1) e outro na horizontal (células 0 e 2), tendo uma expressão com dois termos, conforme a seguir. 𝑥 = �̅��̅� + �̅�𝐶̅ Mas a célula 3 está com valor irrelevante, então podemos decidir considerá-la como valor 1, então teremos um quarteto (células 0, 1, 2 e 3), o que proporcionará uma expressão muito mais simplificada, com apenas um termo. A expressão minimizada obtida para este mapa K é apresentada a seguir: 𝑥 = �̅� Em resumo, os passos para o uso do método de mapa K para obter uma expressão booleana simplificada e minimizada são: 1. Construa o mapa K e coloque 1 nas células que correspondem aos 1 na tabela verdade, deixando 0 nas outras células. 2. Analise o mapa para verificar os 1 adjacentes, agrupando-os em par, quarteto ou octeto. Determinados agrupamentos podem envolver 1 de outros agrupamentos. 3. Faça as eliminações de variáveis de entrada dentro dos grupos adjacentes. 4. Verifique se há saídas irrelevantes e considere no mapa K o valor 1 aonde for conveniente para proporcionar uma minimização. 5. Escreva a expressão na forma de soma de produtos, com todos os termos obtidos. CCDD – Centro de Criação e Desenvolvimento Dialógico 25 Em algumas ocasiões já temos a expressão booleana, mas não sabemos a tabela verdade e desejamos simplificá-la. Nesta situação o mapa K também pode ser utilizado. Sabendo quantas variáveis de entrada há na expressão, construímos o mapa K correspondente. É importante apenas se certificar que a expressão está na forma de soma de produtos. Caso necessário, aplique algum dos teoremas algébricos para deixar a expressão neste formato. Então, é só procurar os termos produto no mapa K e atribuir o valor 1 nas células correspondentes. Depois, use os recursos de simplificação, verificando as adjacências e obtendo a expressão simplificada. Para exemplificar, vamos simplificar a seguinte expressão: 𝑥 = �̅��̅�𝐶̅�̅� + 𝐶̅𝐷 + 𝐴�̅�𝐶 + �̅� Temos 4 variáveis de entrada, então vamos construir o mapa K para tal. Para o primeiro termo, vamos encontrá-lo no mapa e colocar 1 na célula. Para o segundo termo, vamos procurar todas as células que, dentre as combinações de entrada, há a combinação 𝐶̅𝐷 e assim por diante para o terceiro e quarto termos da expressão. Desta forma, temos o seguinte mapa K: Podemos identificar um octeto nas duas primeiras colunas, outro octeto entre a primeira e a última coluna e um quarteto na última linha. A expressão simplificada será: 𝑥 = 𝐴�̅� + 𝐶̅ + �̅� Acompanhe mais detalhes sobre a minimização com o professor no material online! CCDD – Centro de Criação e Desenvolvimento Dialógico 26 Trocando Ideias Nessa aula, vimos o processo de simplificação de circuitos lógicos, implementados por meio de circuitos integrados digitais de portas lógicas. Os recursos de simplificação trabalhados englobam conceitos da álgebra e suas propriedades, o que é de conhecimento básico. Utilizamos diariamente métodos de otimização de recursos, por exemplo: Utilizar um caminho alternativo para ir de casa até o trabalho (tempo); Economizar nas finanças pessoais ou outras necessidades (custo); Escolher um veículo que faz mais quilometragem por litro de combustível (desempenho). A simplificação é um processo de otimização de custo e desempenho, ligado ao tempo de resposta de um circuito integrado, aplicado ao projeto de circuitos digitais. O conhecimento adquirido nesta aula é fundamental para a continuidade nesta disciplina e será utilizado ao longo de todo o curso. Não fique com dúvidas, estude o tema consultando o livro indicado na referência bibliográfica e também outras fontes de pesquisa. Na Prática Vamos analisar uma situação real de projeto de circuito lógico combinacional. Uma máquina copiadora deverá interromper seu funcionamento e ativar um indicador luminoso sempre que uma das seguintes condições ocorrer: A bandeja de papel estiver vazia, estando o sensor de papel da bandeja desativado, portanto, quando estiver indicando nível lógico baixo; Os dois sensores de papel estiverem acionados, indicando um atolamento de papel, portanto, ambos em nível lógico alto. Interprete a aplicação e construa a tabela verdade, obtenha a expressão simplificada por mapa de Karnaugh, desenhe o circuito e indique quais circuitos integrados TTL devem ser utilizados. CCDD – Centro de Criação e Desenvolvimento Dialógico 27 Tabela Verdade Temos 3 variáveis de entrada, que são os sensores. Vamos nomear de P a variável de entrada do sensor de papel da bandeja, e os outros dois sensores de atolamento vamos nomear de Q e R. Cada vez que a entrada P for igual a 0, indicando ausência de papel, a saída deve ser ativada. Cada vez que as entradas Q e R estiverem ativadas juntas, a saída deve ser ativada. A saída será nomeada de S. Confira a tabela verdade. Decimal P Q R S 0 0 0 0 1 1 0 0 1 1 2 0 1 0 1 3 0 1 1 1 4 1 0 0 0 5 1 0 1 0 6 1 1 0 0 7 1 1 1 1 Mapa de Karnaugh Agora vamos construir o mapa K para essa tabela verdade: CCDD – Centro de Criação e Desenvolvimento Dialógico 28 Expressão simplificada Analisando o mapa K, verificamos um quarteto nas células 0, 1, 2 e 3 e também um par nas células 3 e 7. A expressão será a seguinte: 𝑆 = �̅� + 𝑄𝑅 Desenho do circuito Temos para P uma porta inversora, para o segundo termo da expressão uma porta AND para Q e R, e por fim, para realizar a soma dos termos, usamos uma porta OR, conforme a seguir: Circuitos integrados Os circuitos integrados a serem utilizados são: 1 CI 7404 para a porta inversora (NOT); 1 CI 7408 para a porta AND; 1 CI 7432 para a porta OR. Síntese Nesta aula, trabalhamos a simplificação de circuitos lógicos, o projeto de circuitos lógicos combinacionais, mapa de Karnaugh, simplificações de funções booleanas com mapas de Karnaugh e minimização lógica. O bom entendimento desta aula é fundamental, visto que trata dos processos de otimização e projeto de circuitos digitais. Confira as considerações finais do professor Ederson Cichaczewski sobre o conteúdo abordado no material online. CCDD – Centro de Criação e Desenvolvimento Dialógico 29 Referências TOCCI, R.; WIDMER, N. S. Sistemas Digitais – Princípios e Aplicações. 11ª ed. São Paulo: Pearson, 2011. Capítulo 4.
Compartilhar