ASSOCIACAO DE MEMORIAS

Prévia do material em texto

PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
ASSOCIAÇÃO DE MEMÓRIAS 
 
A associação de memória consiste em organizar as memórias de forma a aumentar 
a capacidade de armazenamento. Pode ser feita uma associação em série, paralela 
ou série/paralela. 
 
 
ASSOCIAÇÃO DE MEMÓRIAS EM SÉRIE 
 
A associação de memórias em série é usado quando pretendemos aumentar o 
número de linhas de uma memória. 
 
 
EXEMPLO 1: 
Como podemos criar uma memória de 32Kbytes (uma memória com 32768 
linhas por 8 colunas) sendo que dispomos apenas de memórias de 
16KBytes (memórias com 16384 linhas por 8 colunas)? 
 
 
 
A soma da linhas de duas memórias de 16KB, resulta em 32768 linhas. 
Note que o número de colunas permanece inalterado. Portanto, se associ-
armos duas memórias de 16KB em série (uma depois a outra) teremos o 
número de linhas necessárias. Veja a ilustração a seguir: 
 
 D7 D6 D5 D4 D3 D2 D1 D0 
Posição 00000 
Posição 00001 
 .............. .............. .............. .............. 
Posição 16383 
Memória 1 
 
Memória 1: Capacidade de armazenamento (16384 linhas x 8 colunas = 16KB) 
 
 
 D7 D6 D5 D4 D3 D2 D1 D0 
Posição 00000 
Posição 00001 
 .............. .............. .............. .............. 
Posição 16383 
Memória 2 
 
Memória 2: Capacidade de armazenamento (16384 linhas x 8 colunas = 16KB) 
 
 
 D7 D6 D5 D4 D3 D2 D1 D0 
Posição 00000 
Posição 00001 
 .............. .............. .............. .............. 
Posição 16383 
Posição 00000 (16384) 
Posição 00001 (16385) 
 .............. .............. .............. .............. 
Posição 16383 (32767) 
Memória 1 
 
 
 
Memória 2 
 
Associação em série das memórias 1 e 2: O número de linhas agora é de 32768 
(32KB). 
 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
 
 
Como esta associação é feita na prática? 
 
 
 
Primeiro vamos ver quantas linhas de endereços e dados tem cada memó-
ria: 
Endereços: 
16384 = 214 ? Portanto de A0 até A13 
32768 = 215 ? Portanto de A0 até A14 
Dados: 
Byte ? D0 até D7 
 
A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 
0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 
0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 
0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 
0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 
 
............................................................................................................................... 
 
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 
1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 
1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 
1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 
1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 
 
............................................................................................................................... 
 
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 
 
Notem que de A0 a A13, todas as linhas da memória são percorridas (começa no 
endereço 0000 até 16383 ? 213). O A14 assume o valor 0 quando a primeira me-
mória é percorrida e o valor 1 quando a Segunda memória é usada. Portanto, o A14 
serve como um selecionador de memória. Se A14 é 0, então a memória a ser aces-
sada é a primeira, quando A14 é 1, então a Segunda memória será lida. 
 
Fisicamente podemos fazer isso usando o A14 conectado ao pino de seleção da 
memória (CS ? Chip Select). Veja como ficaria as conexões elétricas. 
 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
 
 
 
 
A0...A13 ? Barramento de Endereço 
 
D0...D7 ? Barramento de Dados 
 
/CS ? Chip Select 
 
/WE ? Write Enable 
 
/OE ? Output Enable 
 
Fisicamente as ligações seriam da seguinte forma: os barramentos de endereços 
das duas memórias seriam conectados juntos e o A14 que não existe nas memó-
rias, seria conectado na primeira memória e através de um inversor na segunda 
memória. 
Porque isso? 
 
Simples, como o Chip Select é ativo baixo, então quando A14 for igual a 0, então 
seleciona a primeira memória, desabilitando a segunda em virtude do inversor. 
Quando A14 for 1, então a primeira é desabilitada e a segunda é habilitada. Portan-
to, quando um endereço é selecionado, dependendo do valor de A14, será habilita-
do a primeira ou a segunda memória. O barramento de dados deve ser conectado 
junto. Os sinais de /WE e /OE também. Desta forma, com duas memórias de 16KB, 
construiu-se uma memória de 32KB. 
 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
 
 
EXEMPLO 2: 
Como podemos criar uma memória de 32KBytes (uma memória com 32768 
linhas por 8 colunas) sendo que dispomos apenas de memórias de 4KBytes 
(memórias com 8192 linhas por 8 colunas)? 
 
 
 
 
 
 
A soma da linhas de quatro memórias de 8KB, resulta em 32768 linhas. 
Note que o número de colunas permanece inalterado. Portanto, se associ-
armos quatro memórias de 8KB em série (uma, depois a outra, e assim por 
diante) teremos o número de linhas necessárias. Veja a ilustração a seguir: 
 
32KB ? 215 = 32768 (A0 .... A14) 
 8KB ? 213 = 8192 (A0 .... A12) 
 
Portanto para endereçarmos 32KB, precisamos de 15 linhas de endereço, 
como cada memória utiliza apenas 13, então as demais (A14 e A13) serão 
usadas para selecionar que memória está sendo utilizada. Veja a tabela 
abaixo: 
 
A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 
0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 
0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 
0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 
0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 
 
.............. .............. .............. .............. .............. .............. .............. .............. 
 
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 
0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 
0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 
0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 
0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 
 
.............. .............. .............. .............. .............. .............. .............. .............. 
 
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 
1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 
1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 
1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 
1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 
 
.............. .............. .............. .............. .............. .............. .............. .............. 
 
1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 
1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 
1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 
1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 
1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 
 
.............. .............. .............. .............. .............. .............. .............. .............. 
 
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 
A ligação entre as memórias seria a seguinte: 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
 
 
 
 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
 
 
O que deverá ser usado para selecionar cada memória? 
 
A seleção é feita ativo baixo, logo a tabela verdade é a seguinte: 
 
A14 A13 /y3 /y2 /y1 /y0 
0 0 1 1 1 0 
0 1 1 1 0 1 
1 0 1 0 1 1 
 
 1 1 0 1 1 1 
 
Se observarmos a tabela acima, veremos que é igual a de um decodificador com a 
saída ativo baixo, portanto, podemos substituirmos a caixa do circuito acima por 
um decodificador 2x4 ou então por um circuito lógico. 
 
/y0 = /A14 . /A13 
/y1 = /A14 .A13 
/y2 = A14 . /A13 
/y3 = A14 . A13 
 
 
O decodificador irá selecionar uma memória de cada vez, se o valor de 
A14=A13=0, então a primeira memória será selecionada, se o A14=0 e A13=1, 
então a segunda memória é selecionada e assim por diante. 
Desta forma, teremos um endereçamento total de 32Kbytes. 
Note que as ligações deste circuito é semelhante ao exemplo anterior, só alterando 
o sistema de seleção das memórias. 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
 
 
 
 
 
 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
ASSOCIAÇÃO DE MEMÓRIAS EM PARALELO 
 
A associação de memórias em paralelo é usado quando pretendemos aumentar o 
número de colunas de uma memória. 
 
 
 
EXEMPLO 1: 
Como podemos criar uma memória de 16KBytes (uma memória com 16384 
linhas por 8 colunas) sendo que dispomos apenas de memórias de 
16KNibble (memórias com 16384 linhas por 4 colunas)? 
 
 
 
A soma da colunas de duas memórias de 16KNibble, resulta em 8 colunas. 
Note que o número de linhas permanece inalterado. Portanto, se associar-
mos duas memórias de 16KNibble em paralelo (uma ao lado da outra) te-
remos o número de colunas necessárias. Veja a ilustração a seguir: 
 
 
 D3 D2 D1 D0 D3 D2 D1 D0 
Posição 00000 Posição 00000 
Posição 00001 Posição 00001 
Posição 00002 Posição 00002 
 
.................... 
 
 
..................... 
 
Posição 16383 Posição 16383 
 
 Memória 1 Memória 2 
 
 
 
 
Como esta associação é feita na prática? 
 
 
 
 
 
 
 
O número de linhas fica inalterado, portanto devemos conectarmos juntos 
A0 com A0, A1 com A1, e assim por diante. Isto é feito porque quando qui-
sermos guardar um determinado dado, os 8 bits devem ficar armazenados 
na mesma linha, ou seja, no mesmo endereço. Em relação ao barramento 
de dados, na associação em paralelo eles não podem ficar conectados jun-
tos, porque senão o mesmo dado armazenado em uma memória seria re-
petido na outra, além disso, não teremos os 8 bits como pedido. O CS 
(Chip Select) das duas memórias devem ser conectados juntos, porque 
quando uma memória é selecionada, a outra também precisa ser. Um nib-
ble será guardada em uma memória e o outro na outra, mas no mesmo 
endereço, portanto como endereço é o mesmo para as duas memórias, a 
seleção precisa ser simultânea. 
OBS.: A ordem dos D0...D7 não importa, desde que estejam conectados 
corretamente. 
Portanto, a associação em paralelo deverá ficar da seguinte forma: 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
 
 
ASSOCIAÇÃO DE MEMÓRIAS SÉRIE/PARALELO 
 
A associação de memórias em série e paralelo é usado quando pretendemos au-
mentar o número de linhas e colunas de uma memória. 
 
 
EXEMPLO 1: 
Como podemos criar uma memória de 16KBytes (uma memória com 16384 
linhas por 8 colunas) sendo que dispomos apenas de memórias de 
8KNibble (memórias com 8192 linhas por 4 colunas)? 
 
 
Para formarmos 16384 linhas, precisamos associar duas memórias de 8192 
linhas, portanto como resultado temos uma memória de 16384 linhas por 4 
colunas. Como desejamos 8 colunas, precisamos associar as duas já exis-
tente mais uma memória para cada em paralelo, o que resultará em uma 
memória de 16384 linhas por 8 colunas. 
 
 D3 D2 D1 D0 D3 D2 D1 D0 
Posição 0000 (0000) Posição 0000 (0000) 
Posição 0001 (0001) Posição 0001 (0001) 
Posição 0002 (0002) Posição 0002 (0002) 
 .................... ..................... 
Posição 8191 (8191) Posição 8191 (8191) 
 
 D3 D2 D1 D0 D3 D2 D1 D0 
Posição 0000 (8192) Posição 0000 (8192) 
Posição 0001 (8193) Posição 0001 (8193) 
Posição 0002 (8194) Posição 0002 (8194) 
 ................... ..................... 
Posição 8191 (16383) Posição 8191 (16383) 
Note que o Chip Select das duas primeiras memórias estão interligados, pois quan-
do uma for habilitada, a outra também deverá ser o mesmo é válido para as outras 
duas memórias, porém as duas primeiras serão habilitadas se e somente se A14 for 
igual a 0, enquanto que as outras duas quando A14 for igual a 1. 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
 
 
 
A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 
0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 
0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 
0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 
0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 
............................................................................................................................... 
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 
1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 
1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 
1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 
1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 
............................................................................................................................... 
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 
 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
A seleção é feita ativo baixo, logo a tabela verdade é a seguinte: 
 
A14 /y1 /y0 
0 1 0 
 1 0 1 
 
/y0 = A14 
/y1 = /A14 
 
Portanto, basta utilizar um inversor para selecionar uma memória de cada vez. 
 
 
EXEMPLO 1: 
Como podemos criar uma memória de 16KBytes (uma memória com 16384 
linhas por 8 colunas) sendo que dispomos apenas de memórias de 
8KNibble (memórias com 4096 linhas por 4 colunas)? 
 
 
 
 
 
EXEMPLO 1: 
Desenhe o mapa de memória abaixo. As memórias devem seguir a mesma 
ordem apresentadas. 
 
 D7 ........... D4 D3 ........... D0 
0000h 
 
 0000h 
 
 
 
 
07FFh 
 
 
 0800h 
 
 
1FFFh 
 
1FFFh 
2000h 
27FFh 
 2000h 
 
2800h 
 
 
2FFFh 
 
37FFh 
 3000h 
 
3800h 
3FFFh 
 
3FFFh 
M1 
M2 
M3 
 
M5 
M6 
M7 
M8 
M4
 
 
 
Primeiro lugar: qual a capacidade de cada memória? 
 
M1 começa no endereço 0000h e vai até o endereço 1FFFh ? 8kx4 A0-A12;D0-D3 
M2 começa no endereço 2000h e vai até o endereço 27FFh ? 2kx4 A0-A10;D0-D3 
M3 começa no endereço 2800h e vai até o endereço 37FFh ? 4kx4 A0-A11;D0-D3 
M4 começa no endereço 3800h e vai até o endereço 3FFFh ? 2kx4 A0-A10;D0-D3 
M5 começa no endereço 0000h e vai até o endereço 07FFh ? 4kx4 A0-A11;D0-D3 
M6 começa no endereço 0800h e vai até o endereço 1FFFh ? 4kx4 A0-A11;D0-D3 
M7 começa no endereço 2000h e vai até o endereço 2FFFh ? 4kx4 A0-A11;D0-D3 
M8 começa no endereço 3000h e vai até o endereço 3FFFh ? 4kx4 A0-A11;D0-D3 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
O próximo passo será fazer o mapeamento pela memória de menor capacidade em 
termos de linhas. A menor memória é a de 2kx4, portanto, vamos dividir o bloco de 
memória acima em blocos de 2kx4. 
 
 D7 ........... D4 D3 ........... D0 
0000h 
 
 0000h 
 
 
 
 
07FFh 
 
 
 0800h 
 
 
1FFFh 
 
1FFFh 
2000h 
27FFh 
 2000h 
 
2800h 
 
 
2FFFh 
 
37FFh 
 3000h 
 
3800h 
3FFFh 
 
3FFFh 
 
Note que agora teremos 8 memórias de 2kx4, virtualmente falando. Na realidade o 
número de memórias continua inalterada. O tamanho total do banco de memória é 
de 16kx8, então teremos um barramento de endereçode A0 até A13 e o barramen-
to de dados de D0 até D7. Para endereçar 2k precisa-se um barramento de endere-
ço de A0 até A10. 
Portanto, precisamos endereçar 8 memórias, isto pode ser feito da seguinte forma: 
 
A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 
0 0 0 0 0 0 0 0 0 0 0 0 0 0 
0 0 0 0 0 0 0 0 0 0 0 0 0 1 
0 0 0 0 0 0 0 0 0 0 0 0 1 0 
0 0 0 0 0 0 0 0 0 0 0 0 1 1 
0 0 0 0 0 0 0 0 0 0 0 1 0 0 
............................................................. ........................................................ 
0 0 0 1 1 1 1 1 1 1 1 1 1 1 
0 0 1 0 0 0 0 0 0 0 0 0 0 0 
0 0 1 0 0 0 0 0 0 0 0 0 0 1 
0 0 1 0 0 0 0 0 0 0 0 0 1 0 
0 0 1 0 0 0 0 0 0 0 0 0 1 1 
0 0 1 0 0 0 0 0 0 0 0 1 0 0 
............................................................. ........................................................ 
0 0 1 1 1 1 1 1 1 1 1 1 1 1 
0 1 0 0 0 0 0 0 0 0 0 0 0 0 
0 1 0 0 0 0 0 0 0 0 0 0 0 1 
0 1 0 0 0 0 0 0 0 0 0 0 1 0 
0 1 0 0 0 0 0 0 0 0 0 0 1 1 
0 1 0 0 0 0 0 0 0 0 0 1 0 0 
............................................................. ........................................................ 
0 1 0 1 1 1 1 1 1 1 1 1 1 1 
0 1 1 0 0 0 0 0 0 0 0 0 0 0 
0 1 1 0 0 0 0 0 0 0 0 0 0 1 
0 1 1 0 0 0 0 0 0 0 0 0 1 0 
0 1 1 0 0 0 0 0 0 0 0 0 1 1 
M1 
M2 
M3 
 
M5 
M6 
M7 
M8 
M4
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
0 1 1 0 0 0 0 0 0 0 0 1 0 0 
............................................................. ........................................................ 
0 1 1 1 1 1 1 1 1 1 1 1 1 1 
1 0 0 0 0 0 0 0 0 0 0 0 0 0 
1 0 0 0 0 0 0 0 0 0 0 0 0 1 
1 0 0 0 0 0 0 0 0 0 0 0 1 0 
1 0 0 0 0 0 0 0 0 0 0 0 1 1 
1 0 0 0 0 0 0 0 0 0 0 1 0 0 
............................................................. ........................................................ 
1 0 0 1 1 1 1 1 1 1 1 1 1 1 
1 0 1 0 0 0 0 0 0 0 0 0 0 0 
1 0 1 0 0 0 0 0 0 0 0 0 0 1 
1 0 1 0 0 0 0 0 0 0 0 0 1 0 
1 0 1 0 0 0 0 0 0 0 0 0 1 1 
1 0 1 0 0 0 0 0 0 0 0 1 0 0 
............................................................. ........................................................ 
1 0 1 1 1 1 1 1 1 1 1 1 1 1 
1 1 0 0 0 0 0 0 0 0 0 0 0 0 
1 1 0 0 0 0 0 0 0 0 0 0 0 1 
1 1 0 0 0 0 0 0 0 0 0 0 1 0 
1 1 0 0 0 0 0 0 0 0 0 0 1 1 
1 1 0 0 0 0 0 0 0 0 0 1 0 0 
............................................................. ........................................................ 
1 1 0 1 1 1 1 1 1 1 1 1 1 1 
1 1 1 0 0 0 0 0 0 0 0 0 0 0 
1 1 1 0 0 0 0 0 0 0 0 0 0 1 
1 1 1 0 0 0 0 0 0 0 0 0 1 0 
1 1 1 0 0 0 0 0 0 0 0 0 1 1 
1 1 1 0 0 0 0 0 0 0 0 1 0 0 
............................................................. ........................................................ 
1 1 1 1 1 1 1 1 1 1 1 1 1 1 
 
 
Só que as memórias maiores precisam de mais linhas de endereços, como por exemplo as memórias de 
4kx4 e 8kx4. 
 
A seleção é feita ativo baixo, logo a tabela verdade é a seguinte: 
 
A13 A12 A11 M8 M7 M6 M5 M4 M3 M2 M1 
0 0 0 X X 
0 0 1 X X 
0 1 0 X X 
0 1 1 X X 
1 0 0 X X 
1 0 1 X X 
1 1 0 X X 
 
 
 
 
1 1 1 X X 
 
Conforme a tabela acima, podemos constatar que a memória M1 será habilitada em 
conjunto com a memória M5 durante os primeiros 4k e depois em conjunto com a 
M6 nos próximos 4k. A memória M2 estará selecionada em conjunto com a memó-
ria M7 durante os primeiros 2k. A memória M3 estará selecionada em conjunto com 
M7 durante os primeiros 2k e depois em conjunto com a memória M8, nos próxi-
mos 2k e finalmente a memória M4 estará selecionada em conjunto com a memória 
M8. 
 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
Portanto, a partir da tabela acima, poderia tirar construir uma tabela verdade, de-
terminar as equações booleanas que regem a tabela e montar o circuito lógico que 
faria a seleção das memórias. Considerando que o chip select das memórias fossem 
ativo alto, a tabela verdade resultante seria: 
 
A13 A12 A11 M8 M7 M6 M5 M4 M3 M2 M1 
0 0 0 0 0 0 1 0 0 0 1 
0 0 1 0 0 0 1 0 0 0 1 
0 1 0 0 0 1 0 0 0 0 1 
0 1 1 0 0 1 0 0 0 0 1 
1 0 0 0 1 0 0 0 0 1 0 
1 0 1 0 1 0 0 0 1 0 0 
1 1 0 1 0 0 0 0 1 0 0 
 
 
 
 
1 1 1 1 0 0 0 1 0 0 0 
 
As equações booleanas que regem a tabela verdade acima, são: 
 
M8 = A13 . A12 
M7 = A13 . /A12 
M6 = /A13 . A12 
M5 = /A13 . /A12 
M4 = A13 . A12 . A11 
M3 = A13 . /A12 . A11 + A13 . A12 . /A11 
M2 = A13 . /A12 . /A11 
M1 = /A13 
 
 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
O resultado da simulação do circuito acima é apresentado na figura abaixo. 
 
 
 
Onde se verifica a seleção simultânea das memórias, conforme a tabela abaixo: 
 
A13 A12 A11 Memórias selecionadas 
000 M1 & M5 
001 M1 & M5 
010 M1 & M6 
011 M1 & M6 
100 M2 & M7 
101 M3 & M7 
110 M3 & M8 
111 M4 & M8 
 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
 
 
Uma outra forma de resolver o mesmo problema seria utilizando um decodificador 
3x8. Cada saída do decodificador é responsável por endereçar 2k de memória, logo 
para endereçar uma memória de 8k, seriam necessários utilizar 4 portas do decodi-
ficador. Veja abaixo a solução deste problema. 
 
A13 A12 A11 M8 M7 M6 M5 M4 M3 M2 M1 
0 0 0 0 0 0 1 0 0 0 1 
0 0 1 0 0 0 1 0 0 0 1 
0 1 0 0 0 1 0 0 0 0 1 
0 1 1 0 0 1 0 0 0 0 1 
1 0 0 0 1 0 0 0 0 1 0 
1 0 1 0 1 0 0 0 1 0 0 
1 1 0 1 0 0 0 0 1 0 0 
 
 
 
 
1 1 1 1 0 0 0 1 0 0 0 
 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
PUCRS – FENG – DEE 
Disciplina: Processador e Sistemas Digitais II 
Tabela Verdade de um decodificador 3X8 
 
 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 
000 0 0 0 0 0 0 0 1 
001 0 0 0 0 0 0 1 0 
010 0 0 0 0 0 1 0 0 
011 0 0 0 0 1 0 0 0 
100 0 0 0 1 0 0 0 0 
101 0 0 1 0 0 0 0 0 
110 0 1 0 0 0 0 0 0 
111 1 0 0 0 0 0 0 0 
 
Para selecionar a primeira memória (M1) são necessário 4 saídas do decodificador, 
então a tabela verdade para acessar a M1 será: 
 
 Y3 Y2 Y1 Y0 
000 0 0 0 1 
001 0 0 1 0 
010 0 1 0 0 
011 1 0 0 0 
Qual a porta lógica deveria ser colocada 
para sair 0001 = 1, 0010 = 1, 0100 = 1, 
1000 = 1 e 0000 = 0? 
Resposta: Uma porta OR. Portanto, as 
quatro primeiras saídas do decodificado-
res precisam ser ligadas a uma porta OR. 
 
 
 
 
 
 
 
 
 
 
 
 
Prof. Eng. Anderson Royes Terroso, MSc. – www.aterroso.com 
	ASSOCIAÇÃO DE MEMÓRIAS
	O que deverá ser usado para selecionar cada memória?
	Memória 1 Memória 2