Organização de Computadores - Simulado de Memória

Prévia do material em texto

Organização de Computadores
Prof. Luiz di Marcello
Aula 9
VELOCIDADE
CUSTO
CAPACIDADE DE
ARMAZENAMENTO
HIERARQUIA DAS MEMÓRIAS
COMPONENTES DA MEMÓRIA PRINCIPAL
BARRAMENTO DE DADOS: Interliga o RDM à memória principal para a transferência de informações. É bidirecional
REGISTRADOR DE DADOS DA MEMÓRIA (RDM): Registrador que armazena temporariamente as informações que está sendo transferida de/para a memória
BARRAMENTO DE ENDEREÇOS: Interliga o REM à memória principal. É unidirecional
COMPONENTES DA MEMÓRIA PRINCIPAL
REGISTRADOR DE ENDEREÇOS DA MEMÓRIA: Registrador que armazena temporariamente o endereço de acesso
BARRAMENTO DE CONTROLE: Interliga a unidade de controle do processador à memória principal para envio de sinais durante as operações de leitura escrita
CONTROLADOR DE MEMÓRIA: Responsável por gerar os sinais necessários para controle do processo de leitura e escrita, além de interligar a memória aos demais componentes do sistema
1- REM  endereço em outro registrador
2- O endereço é colocado no barramento de endereço
3- Sinal de leitura no barramento de controle
4- Decodificação de endereço e localização da célula
5- RDM  MP pelo barramento de dados
6- Outro registrador  RDM
OPERAÇÃO DE LEITURA NA MP
1- REM  endereço em outro registrador
2- O endereço é colocado no barramento de endereço
3- RDM  Outro registrador
4- Sinal de escrita no barramento de controle
5- Decodificação de endereço e localização da célula
6- MP (REM)  RDM
OPERAÇÃO DE ESCRITA NA MP
Organização da memória principal células
Palavra  conjunto de células com significado
Unidade de transferência  quantidade de bits transferidos de/para a memória
Capacidade de memória  quantidade de informações armazenadas
N = número de células * tamanho da célula 
RESUMO DE CONCEITOS
Considere um sistema cuja célula de memória é composta por 16 bits e o registrador de endereços possui 32 bits. Qual o tamanho máximo da memória principal neste sistema?
EXERCÍCIO 1
Considere um sistema cuja célula de memória é composta por 16 bits e o registrador de endereços possui 32 bits. Qual o tamanho máximo da memória principal neste sistema?
	REM : 32 bits 	232 = 4G células
EXERCÍCIO 1
Considere um sistema cuja célula de memória é composta por 16 bits e o registrador de endereços possui 32 bits. Qual o tamanho máximo da memória principal neste sistema?
	REM : 32 bits 	232 = 4G células
	Cada célula possui 16 bits = 2 bytes
	Total = 4G x 2B = 8GB
EXERCÍCIO 1
Quantos bits o registrador de endereços deve ter para endereçar uma memória de 4GB onde cada célula possui 64 bits?
EXERCÍCIO 2
Quantos bits o registrador de endereços deve ter para endereçar uma memória de 4GB onde cada célula possui 64 bits?
	Célula  64 bits = 8 bytes
EXERCÍCIO 2
Quantos bits o registrador de endereços deve ter para endereçar uma memória de 4GB onde cada célula possui 64 bits?
	Célula  64 bits = 8 bytes
	Quantidade de células = 4GB / 8B = 232 x 2-3 = 229 células
				
	REM  29 bits
EXERCÍCIO 2
O acesso a cache é transparente para a aplicação e para o sistema operacional, uma vez que todo o gerenciamento da memória cache é feito por hardware
O processador inicia a operação de leitura para o endereço desejado da Memória Principal
O sistema de controle da cache intercepta o endereço e conclui se o dado solicitado está ou não armazenado na cache. Um acerto é denominado cache hit e a falha é denominada cache miss
Se ocorrer um cache miss o controlador da memória principal é acionado para localizar o dado na memória, transferindo-o para a cache. Um novo acesso é feito a memória cache
MEMÓRIA CACHE
1. Diferença de velocidade entre processador e memória principal
2. Princípio da localidade
TEMPORAL
Se um item é referenciado, tende a ser referenciado novamente.
Exemplo: loops (instruções e dados)
	
ESPACIAL
Se um item é referenciado, itens cujos endereços são próximos tendem a ser referenciados em seguida.
Exemplo: acesso a dados de um array
O PORQUÊ1 DA CACHE E COMO FUNCIONA2
A memória cache é organizada em um conjunto de L linhas, sendo cada linha constituída de X bytes
 As linhas têm endereço de 0 a L-1
Cada linha possui um campo indicador do endereço do bloco que está naquele instante armazenado nela. Este campo é denominado tag ou rótulo
ORGANIZAÇÃO DA CACHE
DIRETO: Cada bloco da MP tem uma linha de cache previamente definida. Como o tamanho da memória é muito maior que o tamanho da cache, é necessário se obter o tag do bloco e verificar se é o mesmo tag que está na linha indicada, indicando um hit. É um método simples, porém de pouca flexibilidade
ASSOCIATIVO: Não há local fixo na cache para um bloco da MP, será necessário comparar o tag com o tag de cada linha
ASSOCIATIVO POR CONJUNTO: Utiliza conceitos das técnicas anteriores, utilizando mapeamento direto para identificar um bloco e mapeamento associativo para localizar o dado dentro do bloco
MAPEAMENTO DA CACHE
Organização de Computadores
Prof. Luiz di Marcello
Exercícios
1) Um processador possui um RDM com capacidade de armazenar 64 bits em um REM  com capacidade de armazenar 35 bits. A memória desse sistema tem 128GB.
Qual a capacidade máxima de endereçamento?
Qual o tamanho da célula de memória?
Qual o tamanho da palavra de memória?
( ) 16G, 32 bits e 16 bits
( ) 32G, 32 bits e 32 bits
( ) 16M, 16 bits e 32 bits
( ) 32G, 32 bits e 64 bits
( ) 32G, 16 bits e 16 bits
19
1) Um processador possui um RDM com capacidade de armazenar 64 bits em um REM  com capacidade de armazenar 35 bits. A memória desse sistema tem 128GB.
Qual a capacidade máxima de endereçamento?
Qual o tamanho da célula de memória?
Qual o tamanho da palavra de memória?
Se REM tem 35 bits  235 = 25 * 230 células = 32G endereços
Logo 128GB / 32G endereços = 4B por endereço
	Então, cada célula possui, então, 32 bits = 4 bytes
Se RDM tem 64bits, a palavra possui 64bits
( ) 16G, 32 bits e 16 bits
( ) 32G, 32 bits e 32 bits
( ) 16M, 16 bits e 32 bits
(X) 32G, 32 bits e 64 bits
( ) 32G, 16 bits e 16 bits
20
2) Analise as sentenças sobre memória dos computadores e, em seguida, assinale a alternativa correta:
I. A CPU comunica-se com a memória através de um barramento e utiliza os registradores RDM e REM para o envio e recebimento das informações
II. Memória secundária é a memória básica de um sistema de computação, onde ficam armazenados os programas em execução e os dados em uso
III. Memória cache é a memória não volátil para armazenamento de dados e programas
( ) Somente as sentença I e III estão corretas
( ) Todas as sentenças são corretas
( ) Somente as sentenças II e III estão corretas
( ) Somente a sentença I está correta
( ) Nenhuma das alternativas apresentadas está correta
21