Implementação do Processador NEANDER em VHDL

Prévia do material em texto

Universidade Federal do Rio Grande do Sul
Instituto de Informática
Departamento de Informática Aplicada
INF01175 – Sistemas Digitais para Computação
NEANDER VHDL
Cássio Miguel Entrudo
Mateus Severgnini Heck
Introdução
Este trabalho tem como objetivo implementar as instruções do processador 
NEANDER, e seus respectivos componentes e máquina de estados, através da 
linguagem de descrição VHDL, e uma implementação de placa na FPGA cedida 
em aula.
Além das 11 instruções primárias do neander foi adicionado as instruções de 
subtração e deslocamento de bits para a direita.
Introdução
Foram adicionados três programas utilizando as instruções do NEANDER, os 
programas 1 e 2 utilizam as instruções primárias, o programa 3 usa as 
instruções adicionais desenvolvidas para o projeto:
1. Contador de 36 unidades e incremento de 6
2. Somador de matrizes 4 bits 2x2
3. Subtração e divisão por 2
Definições
Características do NEANDER:
• Largura dos endereços e dados de 8 bits
• Dados representados em complemento de dois
• 1 acumulador de 1 byte (AC)
• 1 apontador de programa de 1 byte (PC)
• 1 registrador de estado que indica dados negativos ou zero
• Modo de endereçamento direto
Definições
 11 instruções primárias:
2 instruções implementadas:
1011 SUB end
0111 DIV_2
Definições
Instruções com um byte: NOP, NOT, HLT
Instruções com dois bytes: STA, LDA, ADD, OR, AND, JMP, JN, JZ
Definições
Componentes
Bin to Visor
Program Counter
Multiplexador 2 para 1
Unidade Arimética Lógica
Registrador 8bits
Registrador 2bits
Componentes
Decodificador de instruções
Componente duplo de memória
Unidade de controle de estados
Maquina de estados
Simulações
Simulação do contador
Simulações
Simulação da matriz
Simulações
Simulação da matriz
Simulações
Simulação da subtração
Simulações
Simulação da subtração
Simulações
Simulação da subtração e divisão por 2
Resultados Tabelados
Programa Numero de 
Instruções 
Executadas
Tempo de execução 
em # de ciclos de 
relógio
Em µs (Neander 
operando a 50 MHz)
Contador 13 182 3,567928
Matriz 13 187 3,665948
Sub Div 7 78 1,529112
Custos
Tempo
Implementação
VIDEO
https://drive.google.com/open?id=19Y7jwhw9JUtUnZVXIZM6ChNC0eLevBWm