Arquitetura de Computadores II_Capítulo 04 - Circuitos Lógicos Combinacionais

Esta é uma pré-visualização de arquivo. Entre para ver o arquivo original

Arquitetura de Computadores II
Circuitos Lógicos Combinacionais
Prof. Eng. Comp. Marcos Henrique Kumagai Sampaio
mhsampaio@gmail.com
Universidade Federal Rural da Amazônia
Instituto Ciberespacial
Laboratório de Sistemas Ciberfísicos
Tópicos
Introdução
Formas Canônicas
Simplificação de Circuitos Lógicos
Projetando Circuitos Lógicos
Método do Mapa de Karnaugh
Circuitos Exclusive OR e Exclusive NOR
Circuitos Gerador e Verificador de Paridade
Circuitos Para Habilitar/Desabilitar
1. Introdução
Um circuito feito a partir da combinação de porta lógicas é denominado Circuito Lógico Combinacional;
A ênfase deste capítulo está nos circuitos lógicos combinacionais;
Iremos abordar técnicas para projetar circuitos lógicos combinacionais que irão satisfazer um determinado conjunto de requisitos.
2. Formas Canônicas
Chama-se forma canónica de uma função booleana a todo o produto ou soma de produtos nos quais aparecem todas as variáveis em cada um dos termos que constituem a expressão em forma direta ou complementada.
2. Formas Canônicas
Forma de Soma-de-Produtos:
Cada expressão consiste em termos AND (produto) conectados pela operação OR (soma).
Forma de Produto-de-Somas:
Cada expressão consiste em termos OR (soma) conectados pela operação AND (produto).
2. Formas Canônicas
2. Formas Canônicas
2. Formas Canônicas
Toda a função lógica pode ser expressa na sua forma canónica.
Forma de Soma-de-Produtos:
Forma canônica disjuntiva ou mintermos.
Forma de Produto-de-Somas:
Forma canônica conjuntiva ou maxtermos.
2. Formas Canônicas
Obtenção Da Função Lógica A Partir Da Tabela De Verdade
A forma canónica disjuntiva (mintermos) obtém-se somando todos os produtos lógicos que dão à função o valor lógico 1;
O número de termos será igual ao número de 1’s na função.
2. Formas Canônicas
Obtenção Da Função Lógica A Partir Da Tabela De Verdade
Exemplo 2.1 – Mintermos 
A
B
C
X
0
0
0
1
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
0
2. Formas Canônicas
Obtenção Da Função Lógica A Partir Da Tabela De Verdade
A forma canónica conjuntiva (maxtermos) obtém-se multiplicando todas as somas lógicas que dão à função o valor lógico 0;
O número de termos será igual ao número de 0’s da função.
2. Formas Canônicas
Obtenção Da Função Lógica A Partir Da Tabela De Verdade
Exemplo 2.2 – Maxtermos 
A
B
C
X
0
0
0
1
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
0
3. Simplificação de Circuitos Lógicos
Usando a álgebra booleana é possível simplificar expressões;
Como cada circuito corresponde a uma expressão, simplificações de expressões significam em simplificações de circuitos.
3. Simplificação de Circuitos Lógicos
Simplificação Algébrica
Utilizando os teoremas da álgebra booleana, podemos simplificar expressões de circuitos lógicos;
Este método não é simples, pois é difícil escolher os teoremas para a simplificação;
Também é difícil dizer se a expressão está na forma mais simples ou se ainda pode ser simplificada.
3. Simplificação de Circuitos Lógicos
Simplificação Algébrica
Passos essenciais para a simplificação algébrica:
A expressão original é colocada na forma de soma-de-produtos, aplicando-se repetidamente os teoremas de DeMorgan e a multiplicação de termos;
Verifica-se se os termos produto tem fatores comuns, realizando a fatoração, sempre que possível. Com sorte, a fatoração resulta na eliminação de um ou mais termos.
3. Simplificação de Circuitos Lógicos
Simplificação Algébrica
Exemplo 3.1 – Simplifique o circuito lógico abaixo.
3. Simplificação de Circuitos Lógicos
Simplificação Algébrica
Exemplo 3.1 – Simplifique o circuito lógico abaixo.
3. Simplificação de Circuitos Lógicos
Simplificação Algébrica
Exemplo 3.1 – Simplifique o circuito lógico abaixo.
Passo 1: A expressão original é colocada na forma de soma-de-produtos, aplicando-se repetidamente os teoremas de DeMorgan e a multiplicação de termos.
3. Simplificação de Circuitos Lógicos
Simplificação Algébrica
Exemplo 3.1 – Simplifique o circuito lógico abaixo.
Passo 2: Verifica-se se os termos produto tem fatores comuns, realizando a fatoração, sempre que possível. 
3. Simplificação de Circuitos Lógicos
Simplificação Algébrica
Exemplo 3.1 – Simplifique o circuito lógico abaixo.
3. Simplificação de Circuitos Lógicos
Simplificação Algébrica
Exemplo 3.2 – Simplifique o circuito lógico abaixo.
3. Simplificação de Circuitos Lógicos
Simplificação Algébrica
Exemplo 3.2 – Simplifique o circuito lógico abaixo.
3. Simplificação de Circuitos Lógicos
Simplificação Algébrica
Exemplo 3.2 – Simplifique o circuito lógico abaixo.
4. Projetando Circuitos Lógicos
Quando o nível de saída desejado de um circuito logico é dado para todas as condições de entrada possíveis, os resultados podem ser convenientemente apresentados em uma tabela-verdade;
A expressão booleana para o circuito requerido pode, então, ser obtida através desta tabela.
4. Projetando Circuitos Lógicos
Exemplo 4.1 – Para um determinado sistema com duas entradas, A e B, e saída X.
A
B
X
0
0
0
0
1
1
1
0
0
1
1
0
4. Projetando Circuitos Lógicos
Exemplo 4.1 – Para um determinado sistema com duas entradas, A e B, e saída X.
A
B
X
0
0
0
0
1
1
1
0
0
1
1
0
4. Projetando Circuitos Lógicos
Exemplo 4.2 – Para um determinado sistema com duas entradas, A e B, e saída X.
A
B
X
0
0
0
0
1
1
1
0
1
1
1
0
4. Projetando Circuitos Lógicos
Exemplo 4.3 – Para um determinado sistema com três entradas, A, B e C, e saída X. Determine o circuito lógico.
A
B
C
X
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
4. Projetando Circuitos Lógicos
Procedimento completo de projeto:
Interprete o problema e construa uma tabela-verdade para descrever seu funcionamento;
Escreva o termo AND (produto) para cada caso em que a saída seja 1;
Escreva a expressão de soma-de-produtos para a saída;
Simplifique a expressão de saída, se possível;
Implemente o circuito para a expressão final, simplificada.
4. Projetando Circuitos Lógicos
4. Projetando Circuitos Lógicos
4. Projetando Circuitos Lógicos
4. Projetando Circuitos Lógicos
4. Projetando Circuitos Lógicos
4. Projetando Circuitos Lógicos
4. Projetando Circuitos Lógicos
4. Projetando Circuitos Lógicos
Exemplo 4.7 – Projete um circuito lógico com três entradas, A, B e C, cuja saída será nível ALTO apenas quando a maioria das entradas for nível ALTO.
4. Projetando Circuitos Lógicos
Exemplo 4.7 – Projete um circuito lógico com três entradas, A, B e C, cuja saída será nível ALTO apenas quando a maioria das entradas for nível ALTO.
Resposta: x = BC+AC+AB
5. Método do Mapa de Karnaugh
O mapa de Karnaugh (K), é um método gráfico para simplificar uma equação lógica;
Pode ser usada também para converter uma tabela-verdade no circuito lógico correspondente;
É um meio de mostrar a relação entre as entradas lógicas e as saídas desejadas.
5. Método do Mapa de Karnaugh
Formato do Mapa Karnaugh (K)
1. A tabela-verdade fornece o valor da saída para cada combinação de valores de entrada. Cada linha da tabela verdade corresponde a uma linha do mapa K.
5. Método do Mapa de Karnaugh
Formato do Mapa Karnaugh (K)
2. Os quadrados do mapa K são nomeados de modo que quadrados adjacentes horizontalmente difiram apenas em uma variável.
5. Método do Mapa de Karnaugh
Formato do Mapa Karnaugh (K)
3. Para que os quadrados adjacentes, tanto vertical como horizontal, difiram apenas de uma variável, utiliza-se o código gray.
5. Método do Mapa de Karnaugh
Formato do Mapa Karnaugh (K)
4. Uma vez que o mapa K seja preenchido com 0’s e 1’s, a expressão na forma soma-de-produtos pode ser obtida através da operação OR dos quadrados com valor 1.
5. Método do Mapa de Karnaugh
Formato do Mapa Karnaugh (K)
5. A expressão de saída X pode ser simplificada
combinando adequadamente os quadrados do mapa K que contêm 1. Esse processo de combinação é chamado agrupamento.
5. Método do Mapa de Karnaugh
Agrupamento de Dois Quadrados (Pares)
5. Método do Mapa de Karnaugh
Agrupamento de Dois Quadrados (Pares)
5. Método do Mapa de Karnaugh
Agrupamento de Quatro Quadrados (Quartetos)
5. Método do Mapa de Karnaugh
Agrupamento de Quatro Quadrados (Quartetos)
5. Método do Mapa de Karnaugh
Processo de Simplificação
Regra geral: Quando uma variável aparece nas formas não-complementada e complementada em um agrupamento, tal variável é eliminada da expressão. As variáveis que não se alteram para todos os quadros do agrupamento tem que permanecer na expressão final.
5. Método do Mapa de Karnaugh
Processo de Simplificação
Passos para a simplificação:
1. Construa o mapa K e coloque os 1’s correspondentes aos 1’s da tabela-verdade. Complete com 0 nos outros quadros;
2. Analise o mapa quanto aos 1’s adjacentes e agrupe os 1’s que não sejam adjacentes a quaisquer outros 1’s. Esses são denominados 1’s isolados;
3. Procure os 1’s que sejam adjacentes aos pares;
4. Agrupe qualquer octeto, mesmo que contenha alguns 1’s que já tenham sido agrupados;
5. Método do Mapa de Karnaugh
Processo de Simplificação
Passos para a simplificação:
5. Agrupe qualquer quarteto que contenha um ou mais 1’s que ainda não tenham sido agrupados, certificando-se de usar o menor número de agrupamentos possível;
6. Agrupe quaisquer pares necessários para incluir 1’s que ainda não tenham sido agrupados, certificando-se de usar o menor número de agrupamentos possível;
7. Forme a soma OR de todos os termos gerados por cada grupo.
5. Método do Mapa de Karnaugh
Processo de Simplificação
Exemplos:
5. Método do Mapa de Karnaugh
Processo de Simplificação
Exemplos:
5. Método do Mapa de Karnaugh
Processo de Simplificação
Exemplos:
5. Método do Mapa de Karnaugh
Processo de Simplificação
Exemplos:
5. Método do Mapa de Karnaugh
Processo de Simplificação
Exemplos:
5. Método do Mapa de Karnaugh
Processo de Simplificação
Exemplos:
5. Método do Mapa de Karnaugh
Processo de Simplificação
Exemplos:
Simplificar, usando o mapa de Karnaugh, a expressão booleana descrita pela tabela-verdade ilustrada.
5. Método do Mapa de Karnaugh
Processo de Simplificação
Exemplos:
Simplificar, usando o mapa de Karnaugh, a expressão booleana descrita pela tabela-verdade ilustrada.
5. Método do Mapa de Karnaugh
Processo de Simplificação
Exemplos:Simplificar, usando o mapa de Karnaugh, a expressão booleana descrita pela tabela-verdade ilustrada.
5. Método do Mapa de Karnaugh
Processo de Simplificação
Exemplos:Simplificar, usando o mapa de Karnaugh, a expressão booleana descrita pela tabela-verdade ilustrada.
5. Método do Mapa de Karnaugh
Condições Irrelevantes “Don’t Care”
São situações nas quais o valor de uma condição é irrelevante. Portanto, um valor “0” ou “1” pode ser assumido, dependendo da conveniência no processo de simplificação.
5. Método do Mapa de Karnaugh
Condições Irrelevantes “Don’t Care”
Exemplo:
6. Circuitos Exclusive OR e Exclusive NOR
Exclusive OR
Exclusive OR ou XOR, é um circuito que produz uma saída de nível ALTO sempre que as duas entradas estiverem em níveis opostos.
6. Circuitos Exclusive OR e Exclusive NOR
Exclusive OR
Exclusive OR ou XOR, é um circuito que produz uma saída de nível ALTO sempre que as duas entradas estiverem em níveis opostos.
6. Circuitos Exclusive OR e Exclusive NOR
Exclusive OR
Exemplo – Certo sistema contém dois circuitos idênticos operando em paralelo. Enquanto operam adequadamente, as saídas de ambos os circuitos são sempre as mesmas. Caso um dos circuitos tenha algum problema, as saídas terão níveis opostos em algum momento. Projete um sistema para detectar que uma falha ocorreu em um dos circuitos.
6. Circuitos Exclusive OR e Exclusive NOR
Exclusive OR
Exemplo – Certo sistema contém dois circuitos idênticos operando em paralelo. Enquanto operam adequadamente, as saídas de ambos os circuitos são sempre as mesmas. Caso um dos circuitos tenha algum problema, as saídas terão níveis opostos em algum momento. Projete um sistema para detectar que uma falha ocorreu em um dos circuitos.
6. Circuitos Exclusive OR e Exclusive NOR
Exclusive OR
Exemplo – Uma porta EX-OR pode ser usada como um somador de dois bits. As regras básicas para a adição binária são as seguintes: 0 + 0 = 0, 0 +1 = 1, 1 + 0 = 1, 1 + 1 = 0 e vai 1. No caso em que as duas entradas são 1s, a saída é 0, porém não temos o carry de 1.
6. Circuitos Exclusive OR e Exclusive NOR
Exclusive OR
Exemplo – Uma porta EX-OR pode ser usada como um somador de dois bits. As regras básicas para a adição binária são as seguintes: 0 + 0 = 0, 0 +1 = 1, 1 + 0 = 1, 1 + 1 = 0 e vai 1. No caso em que as duas entradas são 1s, a saída é 0, porém não temos o carry de 1.
6. Circuitos Exclusive OR e Exclusive NOR
Exclusive NOR
Exclusive NOR ou XNOR, é um circuito que produz uma saída de nível ALTO sempre que as duas entradas estiverem no mesmo nível lógico.
6. Circuitos Exclusive OR e Exclusive NOR
Exclusive NOR
Exclusive NOR ou XNOR, é um circuito que produz uma saída de nível ALTO sempre que as duas entradas estiverem no mesmo nível lógico.
6. Circuitos Exclusive OR e Exclusive NOR
Exemplo – Determine as formas de onda das saídas das portas EX-OR e EX-NOR, a partir das formas de onda nas entradas (A e B).
6. Circuitos Exclusive OR e Exclusive NOR
Exemplo – Determine as formas de onda das saídas das portas EX-OR e EX-NOR, a partir das formas de onda nas entradas (A e B).
7. Circuitos Gerador e Verificador de Paridade
Um transmissor pode anexar um bit de paridade em um conjunto de bits de dados antes de transmiti-los de forma a permitir que o receptor detecte qualquer erro de um único bit que ocorra na transmissão;
Considere que se deseja transmitir o caractere ‘C’ cujo ASCII em 7 bits é 1000011.
7. Circuitos Gerador e Verificador de Paridade
Circuito Gerador de Paridade Par
A Porta EX-OR opera de tal forma que gera uma saída 1 caso o número de 1s nas entradas for ímpar, e 0 caso o número de 1s for par.
7. Circuitos Gerador e Verificador de Paridade
Circuito Verificador de Paridade Par
A partir do gerador de paridade podemos implementar o verificador: Gera-se o bit de paridade do conjunto de bits do código e compare-se com o bit de paridade recebido.
Erro (E) 
1 = erro
0 = não erro
8. Circuitos Para Habilitar/Desabilitar
Cada uma das portas lógicas básicas pode ser usada para controlar a passagem de um sinal lógico da entrada para a saída;
Assim, temos um sinal lógico A na entrada e a outra entrada é usada para controle, permitindo (habilitando) ou não (desabilitando) que o sinal A afete o sinal na saída da porta.
8. Circuitos Para Habilitar/Desabilitar
8. Circuitos Para Habilitar/Desabilitar
8. Circuitos Para Habilitar/Desabilitar
8. Circuitos Para Habilitar/Desabilitar
8. Circuitos Para Habilitar/Desabilitar
Exemplo – Dados os sinais A, B e C, projete um circuito lógico que permita a passagem do sinal A para a saída apenas quando uma das entrada B ou C, mas não ambas, for nível ALTO; caso contrário, a saída permanecerá em nível ALTO.
8. Circuitos Para Habilitar/Desabilitar
Exemplo – Dados os sinais A, B e C, projete um circuito lógico que permita a passagem do sinal A para a saída apenas quando uma das entrada B ou C, mas não ambas, for nível ALTO; caso contrário, a saída permanecerá em nível ALTO.
8. Circuitos Para Habilitar/Desabilitar
Exemplo – Projete um circuito lógico com um sinal de entrada A, entrada de controle B e saídas X e Y que opera da seguinte maneira:
Quando B = 1, X segue a entrada A e a saída Y é 0.
Quando B = 0, X é 0 e a saída Y segue a entrada A.
8. Circuitos Para Habilitar/Desabilitar
Exemplo – Projete um circuito lógico com um sinal de entrada A, entrada de controle B e saídas X e
Y que opera da seguinte maneira:
Quando B = 1, X segue a entrada A e a saída Y é 0.
Quando B = 0, X é 0 e a saída Y segue a entrada A.
	ENTRADAS
	SAÍDA
	A
	B
	X
	0
	0
	0
	0
	1
	1
	1
	0
	1
	1
	1
	0
	ENTRADAS
	SAÍDA
	A
	B
	X
	0
	0
	1
	0
	1
	0
	1
	0
	0
	1
	1
	1