Baixe o app para aproveitar ainda mais
Prévia do material em texto
Memórias de Acesso Aleatório(Random Access Memories - RAMs) As memórias RAMs são empregadas para armazenamento temporário de programas e dados. Principal vantagem: operações de leitura/escrita com iguais facilidades. Principal desvantagem: volatilidade. Arquitetura das Memórias RAMs RAMs são encontradas nas capacidade: 1K, 4K, 8K, 16K, 128K, 256K, 1M, 2M, 4M, 8M, 16M, 32M, 64M, 128M, 256M, 512M, 1G Uma RAM apresenta palavras de 1, 4, 8, 16, 32 bits. RAM 64x8-palavrasXbits Para economizar pinos na periferia do CI, as memórias RAMs combinam o pino de entrada/saída de dados em um único pino. Fig.1 Operação de Leitura: Operação Seleciona Circuito: Todas as entradas/saídas em Hi-Z Operação de Escrita: Memória está desselecionada Memória está selecionada Memórias RAMs Estáticas - SRAMs As SRAMs armazenam os dados enquanto a tensão de alimentação estiver aplicada ao circuito integrado. A célula de memória pode ser um latch ou flip-flop. Tecnologias de SRAMs: Bipolar, MOS e BiCMOS. Tecnologias mais usuais: NMOS e CMOS. As SRAMs bipolares são mais rápidas, enquanto as MOS apresentam menor custo e maior capacidade. Temporização de SRAM A nomenclatura dos parâmetros varia de fabricante para fabricante. Ciclo de Leitura Fig.2 Parâmetro Definição t0 instante de aplicação do novo endereço t1-t0=tACC Tempo de Acesso é o intervalo de tempo entre a aplicação de um novo endereço e a colocação de dados válidos nas saídas. tCO tempo entre a ativação do sinal seleciona circuito e as saídas irem de Hi-Z para dados válidos. tOD tempo entre a desabilitação do sinal seleciona circuito e as saídas de dados se tornarem inválidas. tRC tempo do ciclo de leitura, t0 até t4, enquanto o endereço fica válido. Ciclo de Escrita Parâmetro Definição tAS tempo de preparação do endereço tW intervalo de tempo de escrita tDS tempo de setup(preparação) tDH tempo de retenção tAH tempo de retenção de endereço tWC tempo do ciclo de escrita Fig.3 Uma memória SRAM é o chip HM-6514/883 RAM ESTÁTICA CMOS, organizada com 1024 x 4 palavrasXbits, tensão de alimentação 5,0V, assíncrona, da Intersil. Escolhendo a SRAM Adequada Determinar um solução SRAM não é tão simples e fácil como parece ser a primeira vista.Escolher a SRAM correta para um dada aplicação é uma decisão baseada em preço e performance da SRAM.Para encontrar o compromisso associado com a largura de banda deve-se levar em consideração alguns fatores como frequência máxima de operação, latência, temporizações do barramento, entre outros. Principais Tecnologias As Opções FAST PAGE MODE(FPM) Lançada no mercado em 1987, FPM foi o tipo mais comum de DRAM utilizada em computadores. De fato, foi tão comum que era designada como DRAM, sem citar FPM. Memórias FPM ofereciam uma vantagem sobre as tecnologias anteriores de memória porque possibilitavam rápido acesso a dados localizados dentro da mesma linha. EXTENDED DATA OUT(EDO) Em 1995, memórias EDO tornaram-se a próxima inovação de memórias. Memórias EDO eram similares às memórias FPM, mas com um leve modificação que permetiam acessos consecutivos à memória muito mais rápidos. SYNCHRONOUS DRAM(SDRAM) Em 1996, SDRAM começou aparecer em sistemas de computadores. Diferente das tecnologias anteriores, as memórias SDRAM são projetadas para se sincronizarem com as temporizações da CPU. Isto habilita o controlador de memória saber o ciclo de clock exato quando os dados solicitados estão prontos, de modo que a CPU não precisa esperar entre acessos à memória. Os chips SDRAM também apresentam a vantagem das funções do modo rajada(burst) e modo interlaçamento, que permitem a recuperação mais rápida de dados.Os módulos SDRAM são disponíveis em várias velocidades diferentes para sincronizar com as velocidades do clock do sistema onde serão aplicadas. Por exemplo, SDRAM PC66 funciona em 66MHz, SDRAM PC100 opera em 133MHz, e assim por diante. Velocidades mais rápidas de SRAM, tais como 200MHz e 266MHz também são encontradas no mercado. DOUBLE DATA RATE SYNCHRONOUS DRAM(DDR SDRAM) Por volta de 2000, surgiu a nova geração de memórias SDRAM: DDR SDRAM. Essa memória permite que o chip execute operações tanto na borda de subida quanto na borda de descida do sinal de clock. Por exemplo, com DDR SDRAM, uma taxa de clock do barramento de memória igual a 100 ou 133MHz, fornece uma taxaa de dados efetiva de 200MHz ou 266MHz. Clique aqui para ver mais sobre memórias DDR SDRAM. DOUBLE DATA RATE 2 SYNCHRONOUS DRAM(DDR2 SDRAM) As memórias DDR2 SDRAM são a segunda geração de memórias DOUBLE DATA RATE(DDR) SDRAM. É uma evolução da tecnologia de memória DDR que fornece altas velocidades (até 800MHz), baixo consumo de potencia e baixa dissipação de calor. É a solução de memória ideal para sistemas que demandam alta largura de banda e baixo consumo de potencia e a perfeita para as aplicações móveis atuais. Clique aqui para ver mais sobre memórias DDR2 SDRAM. DOUBLE DATA RATE 3 SYNCHRONOUS DRAM(DDR3 SDRAM) DDR3 é a terceira geração de memórias DOUBLE DATA RATE(DDR) SDRAM. Semelhante a DDR2, DDR3 é a continuação da evolução da tecnologia de memória DDR, que fornece altas velocidades (até 1600MHz), baixo consumo de potencia e baixa dissipação de calor. É a solução ideal para para sistemas que exigem grande largura de banda, equipados com processadores de dois e quatro núcleos(dual e quad core) e o baixo consumo de potencia é perfeito tanto para plataformas móveis quanto servidores. Módulos DDR3 foram disponibilizados no mercado em 2007. DIRECT RAMBUS(RDRAM) Direct RAMBUS tem uma arquitetura DRAM e uma interface padrão que diferem dos principais projetos tradicionais de memórias. A tecnologia Direct RAMBUS é muito rápida quando comparada com as velhas tecnologias de memórias. Ela transfrre dados em velocidades até 800MHz sobre um estreito barramento de 16-bits chamado um Direct RAMBUS Channel. Esta alta velocidade da taxa de clock é possível devido a uma característica chamada "double clocked", que possibilita operações na borda de subida e na borda de descida de cada ciclo clock. Também, cada chip de memória em um módulo de RDRAM fornece até 1,6 gigabytes por segundo de largura de banda, duas vezes a largura de banda disponível com as atuais SDRAM de 100MHz. TECNOLOGIAS DE MEMÓRIAS PARA VÍDEO E PROCESSAMENTO GRÁFICO VIDEO RAM(VRAM) VRAM é uma versão para vídeo da tecnologia FPM. VRAM tem tipicamente duas portas em lugar de apenas uma porta, que permite alocar um canal para o refrescamento da tela enquanto outro canal está sendo utilizado para mudar as imagens na tela. Isto funciona mais eficientemente do que a DRAM padrão quando usada em aplicações de vídeo. Contudo, desde que chips de memória de video são usados em menor quantidade do que os chips da memória principal, eles tendem a ser masi caros. Assim, projetistas de sistemas podem escolher entre usar DRAM padrão em um sub-sistema de vídeo, dependendo se o custo ou performance é o objetivo projetado. WINDOW RAM(WRAM) WRAM é outro tipo de memória com porta dual também usada em sistemas gráficos. Ela difere ligeiramente da VRAM desde que a porta dedicada à tela é menor e suporta características EDO. SYNCHRONOUS GRAPHICS RAM(SGRAM) SGRAM é um tipo específico de memória de vídeo extensão da SDRAM que incluem características de leitura/escrita dedicadas para computação gráfica. SGRAM também permite que dados sejam recuperados e modificados em blocos, em lugar de individualmente. Isto reduz o número de operações de leitura e escrita que a memória deve fazer e aumenta a performance do controlador gráfico, tornado o processo mais eficiente. BASE RAMBUS E CONCURRENT RAMBUS Antes mesmo de ser uma concorrente para memória principal, a tecnologia RAMBUS era usada em memórias de vídeo.A presente tecnologia RAMBUS para memória principal é chamada DIRECT RAMBUS. Duas antigas tecnologias de RAMBUS são BASE RAMBUS e CONCURRENT RAMBUS. Essas tecnologias tem sido usadas especialmente em aplicações de vídeo em albgumas estações de trabalho e sistemas de videogames como NINTENDO 64 durante vários anos. Memórias RAMs Dinâmicas - DRAMs Tecnologia MOS: a célula de memória é um capacitor de alguns picofarads. Características alta capacidade baixo consumo velocidade moderada menor custo Desvantagens refrescamento circuito externo de suporte circuito interno de suporte endereçamento mais complexo A densidade típica de uma DRAM é quatro vezes a densidade de uma SRAM.Enquanto o consumo de potência de uma DRAM é um sexto a metade do consumo de uma SRAM. O custo de armazenamento por bit de uma DRAM é um quinto a um quarto de uma SRAM. Estrutura e Operação de uma DRAM As memórias RAM dinâmicas armazenam os 1s e 0s como cargas em pequenos capacitores CMOS (alguns picofarads). Como estes capacitores tendem a perder cargas com decorrer do tempo, as DRAMs precisam periodicamente recarregar as células de memórias(capacitores).Esta operação é denominada refrescamento(refreshing) de uma DRAM.O período de refrescamento típico para as DRAMs atuais varia de 2 a 8ms. A célula de memória de uma DRAM é constituída por um capacitor e circuitos associados para prover os meios necessários para o refrescamento da célula de memória.A Fig.4 mostra a representação da célula de memória de uma DRAM. Fig.4 As chaves SW1 a SW4 são MOSFET que são controladas pelas várias saídas dos decodificadores de endereços e sinais de leitura/escrita. Operação de Escrita: SW1, SW2 ON SW3, SW4 OFF Operação de Leitura: SW2, SW3, SW4 ON SW1 OFF O Amplificador Sensor(Sense Amplifier) compara a tensão da célula com uma tensão de referência para determinar se o valor lógico armazenado é 0 ou 1, fornece um valor de tensão de 0 ou 5V na saída de dados. Esta tensão de saída é ligada à célula através das chaves SW2 e SW4, e refresca a tensão do capacitor, carregando-o ou descarregando-o.Ou seja, o dado armazenado é refrescado cada vez que a célula é lida. A arquitetura interna de uma DRAM é mostrada na Fig.5, onde 16.384 células estão arranjadas em uma matriz 128X128, onde cada célula ocupa uma posição única em uma linha e em uma coluna dentro da matriz. São necessários 14 bits de endereços para selecionar uma célula, os endereços mais baixos A0 até A6 selecionam a linha e A7 até A13 selecionam a coluna. Esta DRAM tem uma capacidade igual a 16K x 1 palavrasXbits. Fig.5 Multiplexação de Endereços em DRAMs As DRAMs são fabricadas em chips de alta capacidade de armazenamento, requerendo um grande número de bits de endereços. Para reduzir o número de pinos de endereços de uma DRAM, os fabricantes empregam a multiplexação de endereços, onde cada pino de entrada pode acomodar dois bits de endereço diferentes. A DRAM TMS44100, 4M X 1, Texas Instruments Diagrama de Blocos Fig.6 As linhas de endereços são multiplexadas, então os 22-bits de endereços são apresentados na entrada de endereços da DRAM em dois blocos de 11-bits que vão para os registradores de linhas e de colunas: o registrador de linhas armazena os 11-bits superiores do endereço e o registrador de colunas armazena os 11-bits inferiores de endereços. Dois sinais de entrada importantes controlam quando os bits de endereços são registrados: Row Address Strobe Gatilha o registrador de 11-bits de endereços de linha Column Address Strobe Gatilha o registrador de 11-bits de endereços de coluna Os 22-bits de endereços são aplicados na DRAM em duas etapas através do uso dos sinais e , ativos BAIXOS, conforme mostra a Fig.7 abaixo. Fig.7 A DRAM não possui uma entrada de seleciona circuito(CS-Chip Select). Os sinais e realizam a função de seleciona circuito, desde que os dois sinais devem ser BAIXOS para os decodificadores selecionarem uma célula para leitura ou escrita.
Compartilhar