CISC X RISC

Esta é uma pré-visualização de arquivo. Entre para ver o arquivo original

Tendências e demandas tecnológicas
1
CISC x RISC 
Híbrida
16/09/2013
Equipe
Jardel Sousa;
Lobo Neto;
Matheus Furtado;
Emannuel Martins;
Jefferson Alencar;
Gustavo Nascimento.
2
16/09/2013
Introdução
Desde os primeiros momentos da indústria de computadores que os cientistas dos principais fabricantes têm estudado métodos e técnicas que possam aperfeiçoar o desempenho e a capacidade dos sistemas de computação.
Esse pensamento gerou duas áreas de atuação ao se falar de processamento de dados.
3
16/09/2013
CISC x RISC
Filosofias de projeto de CPU’s, ou maneiras de pensar acerca de um determinado conjunto de problemas e das suas soluções.
4
16/09/2013
PIPELINE
É um tipo de processamento que divide a execução de instruções em várias partes, cada uma das quais tratada por um hardware dedicado exclusivamente a ela.
5
16/09/2013
CLOCK
Clock é um circuito oscilador que tem a função de sincronizar e ditar a medida de velocidade de transferência de dados entre duas partes essenciais de um processamento, por exemplo, entre o processador e a memória principal. Esta frequência é medida em ciclos por segundo, ou hertz .
6
16/09/2013
CISC
7
Complex Instruction Set Computer – Computador com um conjunto complexo de instruções.
Objetivo: Transferir a complexibilidade do hardware para o software.
16/09/2013
CISC
8
Códigos grandes e complexos;
Múltiplos ciclos para cada instrução;
Boa densidade do código;
Demasiada geração de calor;
Pouco ou nenhum PIPELINE;
16/09/2013
CISC
9
Velocidade baixa na execução dos códigos;
Alto custo de produção do hardware;
Incompatibilidade com hardware antigo;
16/09/2013
RISC
Reduced Instruction Set Computer – Computador com um conjunto reduzido de instruções.
Objetivo: Transferir a complexibilidade do software para o hardware.
10
16/09/2013
Instruções pequenas e simples;
Capazes de serem executadas em um único ciclo;
Baixa geração de calor;
Alta Velocidade na execução dos códigos;
Hardware simples e barato.
Execução em PIPELINE;
11
16/09/2013
RISC
Qualidade do código;
Dificuldade na expansão e transição dos códigos CISC para RISC;
Uso de sistema de memória rápida(Memória Cache);
12
16/09/2013
RISC
Principais diferenças arquitetura CISC x RISC
13
16/09/2013
Arquitetura Híbrida
Junção das duas arquiteturas.
Processador com:
	-1 ou mais núcleos(Core) “CISC” para instruções complexas.
	-1 ou mais núcleos(Core) “RISC” para instruções simples.
14
16/09/2013
Overclock
Altos desempenhos;
Diretamente na Bios;
Diminui a vida últil ;
Sistema de Resfriamento;
Diretamente na Bios;
Altos desempenhos;
Técnica Perigosa; 
Alterações na voltagem.
15
16/09/2013
TurboBoost(Intel);
Turbo Core(AMD).
16
16/09/2013
17
16/09/2013
18
16/09/2013
Tendências e demandas tecnológicas
19
16/09/2013
 -Sempron e Athlon;
 -Phenom II X3 e X4.
	-Intel Core i3 e i5;
	-Intel Core i7
Tendências e demandas tecnológicas
20
16/09/2013
Tendências e demandas tecnológicas
21
16/09/2013
Sempron e Athlon;
 Single-core
Tecnologia AMD64
128 KB de cache L1
256KB, 512 KB ou 1 MB (somente Athlon 64) de cache L2;
Tecnologia HyperTransport: HT800 ou HT1000(somente Athlon 64)
Controlador de memória DDR2 (no Sempron somente em alguns modelos)
Instruções SSE3
Phenom II X3 e X4
Cache L3 compartilhado (ou 6 MB ou 4MB)
512K de cache L2 por núcleo
Modelos que suportam DDR2 e modelos que suportam DDR3
Um link de 16 bits com até 4000MT/s. Até 8,0 GB/s
HyperTransport I/O de largura de banda; Até 16 GB / s em modo
HyperTransport Generation 3.0
Instruções SSE4
Fabricação em 45 nm
Tendências e demandas tecnológicas
22
16/09/2013
Intel Core i3 e i5
2 núcleos (i3 e i5) e 4 núcleos (somente i5).
Tecnologia Hyper-Threading.
Cache L1 de 64KB, L2 de 256 KB, L3 de 4 MB (i3) e L3 de 8 MB (somente i5).
Dois canais de memória DDR3 de 1333/1066 MHz. 
Chipset de vídeo integrado ao processador.
Turbo Boost (overclock) – somente no i5.
DMI - Direct Media Interface (baseado no PCI express), 2,5 GT/s número de transferências Por segundo (16 bits).
Instruções SSE4.2.
Intel Core i7
4 núcleos ou 6 núcleos (Extreme Edition).
Tecnologia Hyper-Threading.
Cache L1 de 64KB, L2 de 256 KB e L3 de 8 MB ou de 12 MB (Extreme Edition).
Três canais de memória DDR3 de 1066 MHz.
Turbo Boost (overclock).
Barramento melhorado (QPI – QuickPath Interconect) – 4,8 GT/s ou 6,4 GT/s).
Instruções SSE4.2.
Qual o melhor Custo-benefício?
23
16/09/2013
Tendências e demandas tecnológicas
Qual o melhor Custo-benefício?
24
16/09/2013
Tendências e demandas tecnológicas
Arquitetura ARM
Advanced RISC Machine – Máquina RISC Avançada:
A5, A7...
Tegra 2, 3 , 4, 4i...
ARM Cortex-A9 MPCore
Qualcomm – SnapDragon
25
16/09/2013
26
16/09/2013
Bibliografia
27
16/09/2013
www.amd.com 
http://suporte.intel.com 
www.tecmundo.com.br 
www.clubedohardware.com.br
www.wikipedia.com.br
http://members.tripod.com
http://algol.dcc.ufla.br
Dúvidas?
28
16/09/2013