Exercícios de Circuitos Lógicos sobre Contadores

Prévia do material em texto

Lista de Exercícios 
 
Contadores e CIs 
 
1. a) Quantos FFs são necessários para construir um contador binário capaz de contar desde 
0 até 1023? b) Determine a frequência de saída do último FF deste contador para um clock 
de entrada com frequência de 2 MHz. c) Qual é o módulo deste contador? d) Se o contador 
está inicialmente com zero, que valor de contagem ele apresentará depois de 2060 pulsos 
de clock? 
 
2. Um contador binário está sendo acionado por um sinal de clock de 256 kHz. A frequência 
de saída do último FF é 2 kHz. a) Determine o módulo do contador. b) Determine a faixa de 
contagem. 
 
3. No contador dado abaixo, considere que cada flip-flop tem um atraso de propagação entre 
a borda de subida do clock e a transição na saída Q de 8 ns. a) Determine o tempo de atraso 
para o pior caso (mais longo) entre o pulso de clock até que o contador chegue a um dado 
estado. Especifique o estado, ou estados, para os quais esse atraso de pior caso acontece. 
b) Se o contador fosse síncrono em vez de assíncrono, qual seria o maior atraso de tempo? 
 
 
 
4. Um contador de pulsação (ripple) de quatro bits é acionado por um sinal de clock de 20 
MHz. a) Desenhe as formas de onda das saídas de cada FF se cada FF tem tPD = 20 ns. 
Determine que estados de contagem, caso existam, não ocorrerão por causa dos atrasos de 
propagação. b) Qual é a máxima frequência de clock que pode ser usada com este 
contador? c) Qual seria fmax se o contador fosse expandido para seis bits? 
 
5. Desenhe as formas de onda para todos os FFs no contador de década abaixo em resposta 
a uma frequência de clock de 1 kHz. Mostre qualquer glitch que possa aparecer nas saídas 
dos FFs. Determine a frequência da saída D (MSB). 
 
 
6. Complete o diagrama de tempo abaixo para o contador programável mostrado. Note que 
a condição inicial para o contador é dada no diagrama de tempo. 
 
 
 
 
 
7. Complete o diagrama de tempo abaixo para um 74ALS162 com formas de onda de 
entradas indicadas. Assuma que o estado inicial é 0000. 
 
 
8. Refira-se ao circuito com o CI contador na figura abaixo. a) Desenhe o diagrama de 
transição de estados do contador. b) Determine o módulo do contador. c) Qual é a relação 
entre a frequência de saída do MSB e a frequência de entrada do CLK? d) Qual é o ciclo de 
trabalho (duty cycle) da onda de saída do MSB? 
 
 
 
9. Projete um contador BCD MOD-100 usando ou dois 74HC160 ou dois 74HC162 e 
quaisquer outras portas necessárias. Os chips dos CIs contadores devem ser cascateados 
sincronamente para produzir a sequência BCD de 0 a 99. O MOD-100 deve ter duas 
entradas de controle, uma habilitação de contagem (EN) ativa em 1 e um carregamento 
síncrono (LD) ativo em 1. Nomeie as saídas Q0, Q1, Q2, etc, com Q0 = LSB. Qual conjunto 
de saídas representa o dígito das dezenas? 
 
10. Projete um divisor de frequência que produzirá as seguintes frequências de saída: 1.5 
MHz, 150 kHz e 100 kHz. Use os chips contadores 74HC162 e 74HC163 e quaisquer portas 
necessárias. A frequência de entrada é de 12 MHz. 
 
11. Analise o contador síncrono abaixo. Desenhe o seu diagrama de tempo e determine o 
módulo do contador. 
 
 
 
12. Projete um contador que gere a sequência binária a seguir. Use flip-flops JK. 
 1, 4, 3, 5, 7, 6, 2, 1, ... 
 
13. a) Projete um contador síncrono que realiza a seguinte sequência: 000, 010, 101, 110, e 
repete. Os estados indesejáveis (não-usados) 001, 011, 100 e 111 devem sempre levar para 
000 no PRÓXIMO pulso de clock (um contador deste tipo é autocorretivo, ou self-correcting). 
b) Projete novamente o contador da parte (a) sem nenhuma restrição sobre os estados não 
usados; isto é, seus PRÓXIMOS estados podem ser don’t cares. Compare com a parte (a). 
 
14. Analise o contador síncrono abaixo. Desenhe seu diagrama de transição de estados e 
determine o módulo do contador. Este contador é autocorretivo? 
 
 
 
15. Projete um contador binário com a sequência mostrada no diagrama de estados abaixo. 
 
 
 
16. Dado um contador de década BCD com apenas as saídas Q disponíveis, mostre qual 
lógica de decodificação é necessária para decodificar cada um dos seguintes estados e 
como ela deve ser conectada no contador. Uma indicação de saída em nível ALTO é 
necessária para cada estado decodificado. O MSB é o bit mais à esquerda. 
a) 0001 
b) 0011 
c) 0101 
d) 0111 
e) 1000 
 
 
 
17. Para cada uma das configurações de contadores em cascata dadas abaixo, determine a 
frequência da forma de onda em cada ponto indicado pelo número dentro da circunferência 
e determine o módulo total. 
 
 
 
INFORMAÇÕES AUXILIARES 
 
 
 
 
Respostas 
 
1. a) 2N − 1 = 1023, então 2N = 1024. Assim, N = 10 flip-flops. 
b) Com N FFs, o módulo do contador é 2N = 1024 de modo que a divisão de frequência no 
último FF será 
1
1024
 com relação ao CLK. Assim, a frequência de saída é 
2 MHz
1024
= 1953 Hz. 
c) Módulo = 2N = 1024. 
d) A cada 1024 pulsos o contador volta para zero. Assim, depois de 2048 pulsos o contador 
está voltou para zero. Neste caso, depois de 2060 pulsos o contador estará em 12 (i.e. 1024 
+ 1024 + 12 = 2060). 
 
2. a) Módulo = 
256 kHz
128 kHz
= 128. 
b) 128 = 2N. A contagem máxima é 2N − 1 = 127. Então faixa de contagem é 0 a 127. 
 
3. a) O atraso no pior caso é 24 ns; ele ocorre quando todos os flip-flops mudam de estado 
de 011 para 100 ou de 111 para 000. 
b) 8 ns. 
 
4. a) Os estados 1000 e 0000 nunca ocorrem por conta do atraso. 
b) 
fmax =
1
4 ∙ 20ns
= 12.5 MHz 
c) 
fmax =
1
6 ∙ 20ns
= 8.33 MHz 
 
5. Frequência em D = 100 Hz. 
 
 
 
6. 
 
 
7. 
 
 
8. a) 
 
 
b) MOD-12. 
c) A frequência em QD (MSB) é 1/12 da frequência do CLK. 
d) 33.3%. Basta dividir a quantidade de tempo que QD = 1 em um ciclo pelo período da onda. 
 
9. 
 
 
 
10. Existem 3 contadores: um de 8, um de 10 e um de 15. 
 12 MHz/8 = 1.5 MHz 1.5 MHz/10 = 150 kHz 1.5 MHz/15 = 100 kHz 
 
 
 
11. MOD-13. 
 
 
12. 
 
 
13. Considere que C = MSB. 
a) JA = BC̅ KA = 1 JB = CA + C̅A̅ KB = 1 JC = BA̅ KC = B + A̅ 
b) JA = BC̅ KA = 1 JB = 1 KB = 1 JC = B KC = B 
 
14. MOD-7, é autocorretivo. 
 
 
15. 
 
 
16. 
 
 
17. a) Módulo = 4 * 8 * 2 = 64 
 
f1 =
1 kHz
4
= 250 Hz f2 =
250 Hz
8
= 31.25 Hz f3 =
31.25 Hz
2
= 15.625 Hz 
 
b) Módulo = 10 * 10 * 10 * 2 = 2000 
 
f1 =
100 kHz
10
= 10 kHz f2 =
10 kHz
10
= 1 kHz f3 =
1 kHz
10
= 100 Hz f1 =
100 Hz
2
= 50 Hz 
 
c) Módulo = 3 * 6 * 8 * 10 * 10 = 14400 
 
f1 =
21 MHz
3
= 7 MHz f2 =
7 MHz
6
= 1.167 MHz f3 =
1.167 MHz
8
= 145.875 kHz 
f4 =
145.875 kHz
10
= 14.588 kHz f5 =
14.588 Hz
10
= 1.459 kHz 
 
d) Módulo = 2 * 4 * 6 * 8 * 16 = 6144 
 
f1 =
39.4 kHz
2
= 19.7 kHz f2 =
19.7 kHz
4
= 4.925 kHz f3 =
4.925 kHz
6
= 820.83 Hz 
f4 =
820.83 Hz
8
= 102.6 Hz f5 =
102.6 Hz
16
= 6.41 Hz