Laboratório de Eletricidade e Eletrônica - E8 - Contadore assincronos e sincronos e código Gray - IFSP - Eng Eletrônica

Prévia do material em texto

Engenharia Eletrônica 
 
 
Laboratório de Eletricidade II – LE2 
Laboratório de Eletrônica I – LO1 
 
Professores: Alberto Akio SHIGA e WAGNER de Aguiar 
 
 
Experimento: 08 
 
Título: CONTADORES ASSÍNCRONOS E 
SÍNCRONOS E CÓDIGO GRAY 
 
Data da Realização: ____/____/____ 
 
Data Limite de Entrega: ____/____/____ 
 
GRUPO: _______________ 
 
 
Turma: T4 – 1º semestre de 2015 
 Engenharia Eletrônica 
 
 
 
2 
CONTADORES ASSINCRONOS 
 
OBJETIVO 
 
Verificar o funcionamento dos Contadores assíncronos. Montar um contador 
assíncrono, utilizando flip-flops JK, de 3 estágios; Estudar e discutir as principais 
características deste tipo de circuito. 
 
INTRODUÇÃO 
 
Uma das principais aplicações dos flip-flops é na construção de circuitos 
contadores, isto é, circuitos com uma ou mais saídas, cujo estado destas é alterado 
mediante a aplicação de um sinal de clock. Cada estado possível das saídas representa 
um valor da contagem e dizemos que o número de estados existentes é o módulo da 
contagem ou do contador. Assim um contador decimal de 0 a 9, extremamente comum, é 
um contador de módulo 10 (apresenta 10 estados possíveis de contagem) e valores de 
contagem 0, 1, 2, ... , 9. 
O contador assíncrono é um dos circuitos mais simples de contador, composto por 
flip-flops JK ligados em cascata, conforme exibido na figura a seguir: 
 
 
Nesta figura, temos um contador assíncrono de três estágios, ou seja, composto 
por três flip-flops. Note que cada flip-flop é sensível a borda de descida no clock, como é 
comum em contadores assíncronos e que ambas as entradas J e K estão ligadas em 
nível 1, ou seja, ele está em sua configuração de flip-flop T. Dessa forma cada transição 
de 0->1 do clock provoca alteração do estado da saída do flip-flop 0, sendo que a cada 
transição 0->1 da saída Q0 deste flip-flop provoca alteração do estado do próximo flip-flop 
e assim por diante. É possível também utilizar flip-flops sensíveis a borda de descida para 
construir um contador, neste caso, interliga-se a saída barrada de um flip-flop à entrada 
de clock do próximo flip-flop. A seguir temos a carta de tempo exibindo a mudança de 
estado de cada flip-flop. 
 
 
 
 
 
 
 
 
 
 Engenharia Eletrônica 
 
 
 
3 
 
 
 
Se assumirmos que Q0 é o bit menos significativo (LSB- Least Significant Bit) do 
valor da contagem e que Q2 é o bit mais significativo (MSB- Most Significant Bit), então se 
obtém os valores de contagem exibidos no gráfico abaixo do eixo das abscissas. 
Nosso contador de três estágios é então um contador de módulo 8, com valores de 
contagem de 0 a 7. Uma característica importante dos contadores assíncronos é que o 
módulo do contador é sempre uma potência de base 2, de acordo com a relação (onde n 
é o número de estágios, ou de flip-flops, do contador): 
 
 
 
Para mudarmos este valor, isto é, para alterarmos o módulo do contador 
assíncrono, são necessários circuitos combinacionais que provoquem o reset do contador 
quando o último valor de contagem desejado for alcançado. Por exemplo, se 
desejássemos um contador de módulo 6, teríamos 5 (em binário 101) como o último valor 
de contagem, assim sendo, poderíamos acrescentar uma porta NAND como mostrada a 
seguir, ligada as saídas dos flip-flops e ao sinal de reset de todos eles: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Engenharia Eletrônica 
 
 
 
4 
 
MATERIAL UTILIZADO 
 
 Bastidor LEG2000 
 Módulo MED70 – Contador Assíncrono 
 Cabos banana 
 Osciloscópio 
 
 
PROCEDIMENTO 
 
Nesta experiência iremos construir um contador assíncrono de três estágios. 
 
Exemplo de aplicação: 
 
Com mais estágios, este contador poderia ser utilizado em roletas de acesso, para 
contar o número de pessoas que entram em um estabelecimento. 
 
1. Inicialmente, utilizando cabos banana de tamanho apropriado, realize as ligações no 
bastidor do conjunto didático conforme mostrado na figura a seguir: 
 
 
 
 
Nota: Para sua maior segurança, realize estas ligações com o conjunto didático desligado. 
 Engenharia Eletrônica 
 
 
 
5 
2. Note na figura acima que a entrada de clock do flip-flop 0 (CLK0) está ligada a um 
gerador de nível lógico. Altere o estado deste gerador e indique o que ocorre para cada 
transição (0->1 e 1->0) e explique o porquê: 
 
 
 
3. Altere a entrada de clock do contador, ligando CLK0 ao gerador de 1Hz presente no 
bastidor. Descreva a mudança de comportamento: 
 
 
 
4. Com base nas observações do item anterior, qual é a diferença entre um contador e um 
temporizador? 
 
 
 
5. Altere mais uma vez a entrada de clock do contador, ligando a entrada CLK0 ao 
gerador de 1kHz presente no bastidor. 
 
 
 
6. Com o auxílio de um osciloscópio, meça o sinal presente na entrada de clock e na 
saída do primeiro flip-flop (Q0), plotando os sinais medidos no gráfico a seguir (não se 
esqueça de cotar os eixos das abscissas e ordenadas): 
 
 
 
 Engenharia Eletrônica 
 
 
 
6 
7. Com base nas suas observações do item anterior, descreva qual a relação entre as 
frequências dos sinais medidos: 
 
 
 
8. Compare agora a frequência do sinal presente em Q2 e a frequência de clock: 
 
 
 
9. Divisores de frequência, conhecidos também como prescalers, tem uso bastante 
frequência em circuitos sequenciais e estão presente na maioria dos microcontroladores e 
microprocessadores existentes, permitindo a geração de sinais internos que são uma 
fração da frequência de clock. Diga como deveríamos proceder para construirmos um 
divisor de frequência de valor 14, ou seja, que possuísse em sua saída uma frequência 
igual a 1/14 da frequência aplicada: 
 
 
 
10. Um dos grandes problemas do contador assíncrono é o atraso de propagação. Como 
os flip-flops são ligados em cascata, o tempo de atraso entre a borda de subida do clock e 
a alteração do estado do último flip-flop será igual à n.tPHL (ou n.tPLH) onde n é o 
número de estágios e tPHL é o tempo de propagação de um único flip-flop (pode se usar 
também o tempo tPLH, a diferença entre um tempo e outro é que o tPHL considera a 
transição na saída de 1->0, e o tPLH, a transição 0->1; mas em geral ambos os tempos 
são parecidos), conforme indicado na figura a seguir obtida do datasheet do HEF4027, CI 
empregado no kit: 
 
 
Ainda com dados do manual, o valor de tPHL típico é de 175ns. Verifique esta informação 
medindo, com auxílio de um osciloscópio, o atraso existente entre a borda de descida do 
clock e a alteração de estado da saída Q2. Qual o valor obtido? 
 
 
 
11. O que pode ser feito para contornar este problema, quando as frequências de clock 
forem tais, que o atraso de propagação passa a ser relevante? 
 Engenharia Eletrônica 
 
 
 
7 
 
CONTADORES SÍNCRONOS E CÓDIGO GRAY 
 
OBJETIVO 
 
 Montar um contador síncrono up/down binário e código gray; 
 Estudar e discutir as principais características deste tipo de circuito. 
 
INTRODUÇÃO 
 
No ensaio anterior estudamos os contadores assíncronos e verificamos que nesta 
arquitetura, temos flip-flops ligados em cascata, o que leva a existência de um atraso na 
propagação do clock cumulativo. Pois bem, existe outra arquitetura de contador que 
emprega outra estratégia, contornando este problema do acúmulo dos atrasos de 
propagação, o contador síncrono. Neste modelo de contador, todos os flip-flops recebem 
o sinal de clock simultaneamente. 
Obviamente, em um contador geralmente queremos que cada flip-flop responda de 
maneira diferente ao pulso de clock. Por exemplo, supondo um contador binário crescente 
(ou up),que apresenta em suas saídas o valor 0000, queremos que apenas o flip-flop 
menos significativo alterne o estado de sua saída quando o pulso de clock for aplicado, 
enquanto os demais permanecem inalterados, fazendo com que suas saídas passem 
para o valor 0001. Para isso acontecer, é necessário que às entradas de cada flip-flop 
seja aplicado um nível lógico conveniente, que fará ele transitar ou não de acordo com o 
valor atual da contagem. 
Para conseguirmos isso, é necessário utilizar um circuito combinacional, formado 
por portas lógicas, que receberá os valores presentes na saída de todos os flip-flop, e 
produzirá, a partir destes valores, os níveis adequados a serem aplicados à entrada de 
cada flip-flop. A figura a seguir ilustra a arquitetura genérica de um contador síncrono. 
 
 
 
Na arquitetura genérica mostrada na figura vemos a utilização de flip-flops T, 
porém, podem ser empregados quaisquer tipos de flip-flops na construção de contadores 
síncronos, já que podemos sempre projetar um circuito combinacional que produza os 
valores adequados as entradas destes flip-flops. Justamente, uma das grandes vantagens 
 Engenharia Eletrônica 
 
 
 
8 
do contador síncrono é que, através do projeto do circuito combinacional adequado, pode-
se construir um contador de praticamente qualquer sequência. Obviamente, os modelos 
de contadores mais comuns são os contadores decimais (contam de 0 a 9, ou seja, 
módulo 10) e binários (contam de 0 a F, módulo 16), crescentes e decrescentes. Sendo 
que estes contadores podem ser agrupados a fim de conseguirmos módulos maiores de 
contagem. Mas podemos também construir contadores que realizem uma sequência 
arbitrária de contagem. Um exemplo disso é o contador de código Gray. Em vez de seguir 
a contagem tradicional de 0, 1, 2, 3,..., este contador realiza uma contagem diferenciada, 
veja a tabela a seguir: 
 
 
 
 
A primeira vista pode parecer uma contagem esdrúxula, mas na realidade a 
contagem em código Gray apresenta uma característica bastante interessante: entre um 
valor e seu sucessor ocorre a transição de apenas um bit. Isso é uma vantagem 
particularmente em sistemas de sensoriamento de posição, como em encoders ópticos. 
A principal desvantagem dos contadores síncronos, como talvez você tenha 
imaginado, é a maior complexidade construtiva. Para ilustrarmos essa maior 
complexidade, veja na figura a seguir o circuito de um contador síncrono binário de 
módulo 16 e compare com o contador assíncrono que construímos no ensaio passado. 
 
 Engenharia Eletrônica 
 
 
 
9 
 
 
Felizmente, uma série de diferentes contadores encontra-se pronta em circuitos 
integrados comerciais, como o que utilizaremos nesta experiência, e o advento de EPLDs 
(Electronic Programmable Logic Devices), dispositivos que permitem implementação 
flexível de sequências complexas de portas lógicas, tornou possível construir contadores 
tão complexos quanto se queira. 
 
 
 
MATERIAL UTILIZADO 
 
 Bastidor LEG2000 
 Módulo MED30 – Contador Síncrono 
 Cabos banana 
 Osciloscópio 
 
PROCEDIMENTO 
 
Nesta experiência iremos construir um contador síncrono up/down binário e em 
seguida adaptá-lo para uma contagem em código Gray. 
 
Exemplo de aplicação: 
 
Contadores podem ser aplicados em temporizadores, relógios, contadores de 
eventos, máquinas de estado, frequencímetros, para citar algumas das aplicações. 
 
1. Inicialmente, utilizando cabos banana de tamanho apropriado, realize as ligações 
no bastidor do conjunto didático conforme mostrado na figura a seguir: 
 Engenharia Eletrônica 
 
 
 
10 
 
 
Nota: Para sua maior segurança, realize estas ligações com o conjunto didático desligado. 
 
2. Note que este contador possui 4 entradas digitais (D0 a D3), que permitem que você 
pré-carregue o valor inicial da contagem. Para isso, basta ajustar os valores desejados 
nas entradas, utilizando os geradores de nível lógico, e dar um pulso em nível baixo no 
sinal de LOAD. Faça este teste e descreva o que ocorre: 
 
 
3. Agora observe que este contador possui dois sinais de clock, COUNTUP e 
COUNTDOWN. Realize algumas transições nestes sinais de clock (sempre um de cada 
vez) e descreva qual a função deles e a qual borda eles são sensíveis: 
 
 
 
4. Incremente o contador até ele atingir o valor máximo de contagem e observe o que 
ocorre com o sinal CARRY. Depois decremente até ele atingir a contagem mínima e 
observe o que ocorre com o sinal BORROW? Qual a função destes sinais? 
 
 
5. Faca o diagrama de um contador de 8bits, utilizando como base o contador que 
estudamos deste ensaio (consulte o manual do 74HC193, em caso de dúvidas): 
 
 
 Engenharia Eletrônica 
 
 
 
11 
6. Conforme comentamos, a principal vantagem do contador síncrono é o menor atraso 
de propagação do clock, já que todos os flip-flops recebem o clock simultaneamente. 
Conecte a entrada COUNTUP ao gerador de dor de 100KHz presente no bastidor. Com o 
auxílio de um osciloscópio, meça o atraso existente entre a borda de subida do clock e a 
respectiva transição da saída Q0 (tPHL ou tPLH na figura a seguir, ambos os tempos são 
equivalentes). Repita a medição, agora medindo o atraso entre a borda de subida do 
clock e a respectiva transição da saída Q3. Compare os valores e medidos e comente, 
tendo em vista o resultado do ensaio anterior. 
 
 
 
7. Vamos agora utiliza o código Gray, para isso realize as ligações como mostrado a 
seguir: 
 
 
 
8. Incremente e decremente o contador, observando o estado das saídas, e desenhe o 
diagrama da contagem: 
 Engenharia Eletrônica 
 
 
 
12 
 
QUESTIONARIOS 
 
 Baseando-se nos datasheet dos circuitos integrados abaixo, responda as questões: 
 
 
 
 74112 – Duplo Flip-Flop tipo JK 7400 – Portas NE 
 
 
7476 – Duplo Flip-Flop tipo JK 
 
 
 
7476 
Dual JK – Type FF 
VCC Clr1 Ck1 
K2 K1 
Ck2 J1 Pr1 
Q1 Q1 GND Q2 J2 
Pr2 
Q2 
Clr2 
74112 
Dual JK – Type FF 
VCC 
Clr1 
Ck1 
K2 
K1 Ck1 
Ck2 
J1 Pr1 Q1 Q1 GND 
Q2 J2 Pr2 
Q2 
Clr2 
 Engenharia Eletrônica 
 
 
 
13 
 
 
1 – Mantendo o Jumper desligado e o Clear em nível alto. Quando acionarmos o Flip Flop 
J, K, Preset e Clear em nível alto, considerar na entrada de clock um sinal quadrado com 
5Vpp com frequência de 1Hz. Efetue um clear, explique o comportamento do circuito e 
preencha a tabela. 
 
Clock Q3 Q2 Q1 Q0 
0 
1 
2 
3 
4 
5 
6 
7 
8 
9 
10 
11 
12 
13 
14 
15 
16 
17 
 
FF 
Clr 
CK 
Pr 
J Q 
Q 
FF 
Clr 
CK 
Pr 
J Q 
Q 
Preset 
Clock 
Clear 
Vcc 
K K 
FF 
Clr 
CK 
Pr 
J Q 
Q K 
FF 
Clr 
CK 
Pr 
J Q 
Q K 
Jumpe
r 
Q0 Q1 Q2 
Q3 
 Engenharia Eletrônica 
 
 
 
14 
2 – Desconectando o Clear do nível alto e ligar o Jumper. Considere a aplicação dos 
pulsos de clock e explique o que acontece. Para cada pulso de clock, anotar o status de 
saída de todos os Flip-Flop. Preencher a tabela. 
 
Clock Q3 Q2 Q1 Q0 
0 
1 
2 
3 
4 
5 
6 
7 
8 
9 
10 
11 
12 
13 
14 
15 
16 
17 
 
 
3 – Comparar e explicar a diferença entre os dois circuitos. 
 
 
4 – Monte outra tabela comparando as duas anteriores com uma coluna adicional para 
representar o decimal correspondentede cada linha. 
 
 
5 – Qual a finalidade da porta NAND no segundo circuito? 
 
 
6 – Em qual digito a porta NAND é acionada? 
 
 
7 – Determinar a razão da divisão de frequência para cada estágio do contador. 
 
 
Considerando o circuito abaixo, responda as questões: 
 Engenharia Eletrônica 
 
 
 
15 
 
 
8 – Quando acionarmos o Flip Flop J, K, Preset e Clear em nível alto, injetamos na 
entrada de clock um sinal quadrado com 5Vpp com frequência de 1 Hz. Após isso 
preencha a tabela abaixo. Após isso efetue um clear, explique o comportamento do 
circuito e preencha a tabela. 
 
Clock Q3 Q2 Q1 Q0 
0 
1 
2 
3 
4 
5 
6 
7 
8 
9 
10 
11 
12 
13 
14 
15 
16 
17 
 
9 – Explicar o funcionamento desse contador. 
FF 
Clr 
CK 
Pr 
J Q 
Q 
FF 
Clr 
CK 
Pr 
J Q 
Q 
Preset 
Clock 
Clear 
Vcc 
K K 
FF 
Clr 
CK 
Pr 
J Q 
Q K 
FF 
Clr 
CK 
Pr 
J Q 
Q K 
Q0 Q1 Q2 
Q3 
 Engenharia Eletrônica 
 
 
 
16 
 
10 – Em qual digito a porta NAND é ativada. 
 
11 – No circuito abaixo, quando acionarmos o Flip Flop J, K, Preset e Clear em nível alto, 
injetamos na entrada de clock um sinal quadrado com 5Vpp com frequência de 1 Hz. 
Após isso preencha a tabela abaixo. Após isso efetue um clear, explique o 
comportamento do circuito e preencha a tabela. 
 
Clock Q3 Q2 Q1 Q0 
0 
1 
2 
3 
4 
5 
6 
7 
8 
9 
10 
11 
12 
13 
14 
15 
16 
17 
FF 
Clr 
CK 
Pr 
J Q 
Q 
FF 
Clr 
CK 
Pr 
J Q 
Q 
Preset 
Clock 
Clear 
Vcc 
K K 
FF 
Clr 
CK 
Pr 
J Q 
Q K 
FF 
Clr 
CK 
Pr 
J Q 
Q K 
Q0 Q1 Q2 
Q3 
 Engenharia Eletrônica 
 
 
 
17 
12 – comparar e explicar a diferença entre um contador síncrono e um contador 
assíncrono. 
 
13 – Qual a finalidade das portas AND no circuito? 
 
Considerar o circuito abaixo para as próximas questões: 
 
 
14 – Considerar que no circuito ligamos o Preset e o Clear em nível alto e injetamos na 
entrada de clock um sinal quadrado com 5Vpp com frequência de 1Hz. Após isso efetue 
um clear, observe o comportamento do circuito e preencha a tabela abaixo. 
 
Clock Q3 Q2 Q1 Q0 
0 
1 
2 
3 
4 
5 
6 
7 
8 
9 
10 
11 
12 
13 
14 
15 
16 
17 
FF 
Clr 
CK 
Pr 
J Q 
Q 
Preset 
Clock 
Clear 
Vcc 
K 
FF 
Clr 
CK 
Pr 
J Q 
Q K 
FF 
Clr 
CK 
Pr 
J Q 
Q K 
Q0 Q2 Q1 
 Engenharia Eletrônica 
 
 
 
18 
 
15 – Explicar o funcionamento desse contador. 
 
16 – Desenhar o grafo com os estados desse contador. 
 
17 – Defina contador síncrono de modulo arbitrário. 
 
18 – Projete o mesmo contador de item 5 utilizando Flip-Flop tipo D. 
 
19 – Defina contador modulo 16 e contador modulo 10? 
 
20 – Qual o peso de divisão para cada estágio do contador assíncrono? 
 
21 – Explique o que é um Ripple Counter. 
 
22 – Quantos Flip-Flops são necessários para montar um contador modulo 32?