A maior rede de estudos do Brasil

Grátis
49 pág.
Apostila completa de eletronica digital.

Pré-visualização | Página 1 de 9

1
Faculdade de Cieˆncia e Tecnologia
Engenharia de Ele´trica
Disciplina: Eletroˆnica Digital
Professor: Vitor Lea˜o Filardi
Apostila de Eletroˆnica Digital
2
Suma´rio
1 Primeira Unidade 7
1.1 Sistema de Numerac¸a˜o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.1.1 Polinoˆmio Geral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.1.2 Nu´meros Reais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.1.3 Exerc´ıcios de Fixac¸a˜o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
1.2 Portas Lo´gicas - Definic¸a˜o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.2.1 Tipos de portas lo´gicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.2.2 Tipos de Portas Lo´gicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.2.3 Teoremas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1.2.4 Exerc´ıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
1.3 Exerc´ıcios de Fixac¸a˜o: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2 Segunda Unidade 21
2.1 Sistemas Digitais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.1.1 Flip-Flop-SR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.1.2 Flip-Flop SR controlado por um pulso de Clock . . . . . . . . . . . . . . . . . . 22
2.1.3 Flip-Flop JK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.1.4 Flip-Flop JK com entradas Preset e Clear . . . . . . . . . . . . . . . . . . . . . 24
2.1.5 Flip-Flop JK Master-Slave (Mestre-Escravo) . . . . . . . . . . . . . . . . . . . 24
2.1.6 Flip-Flop T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.1.7 Flip-Flop D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.2 Registradores de Deslocamento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.2.1 Conversor Se´rie-Paralelo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.2.2 Conversor Paralelo - Se´rie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.3 Contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.3.1 Contadores Ass´ıncronos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.3.2 Contadores S´ıncronos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
2.4 Sistema de Projetos de Subsistemas Sequ¨enciais . . . . . . . . . . . . . . . . . . . . . . 30
3 Terceira Unidade 33
3.1 Conversores A/D e D/A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.1.1 Introduc¸a˜o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.1.2 Quantizac¸a˜o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
3.1.3 Taxa de Amostragem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
3.1.4 Linearidade . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.2 Desenvolvimento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.2.1 Aplicac¸a˜o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.3 Multiplexadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.4 Demultiplexadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.5 Circuitos Aritme´ticos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.5.1 Meio Somador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.5.2 Somador Completo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.5.3 Meio Subtrator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
3.5.4 Subtrator Completo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.6 Memo´rias . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3
4 SUMA´RIO
3.6.1 Classificac¸a˜o das Memo´rias . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.7 Terminologia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.8 Princ´ıpios de Operac¸a˜o da Memo´ria . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.8.1 Entradas de Enderec¸o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.8.2 A Entrada R/W . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.8.3 Habilitac¸a˜o da Memo´ria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.8.4 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Refereˆncias Bibliogra´ficas
IDOETA, I. V.; CAPUANO, F. G. Elementos de Eletroˆnica Digital. [S.l.]: Editora E´rica, 1984.
IDOETA, I. V.; CAPUANO, F. G. Sistemas Digitais-Princ´ıpios e Aplicacoes. [S.l.]: Editora E´rica,
1984.
5
Cap´ıtulo 1
Primeira Unidade
1.1 Sistema de Numerac¸a˜o
0 1 2 3 4 5 6 7 8 9 → Decimal
2003 → 2000 + 000 + 00 + 3
2 ∗ 103 + 0 ∗ 102 + 0 ∗ 101 + 3 ∗ 100
abc= a ∗ 102 + b ∗ 101 + c ∗ 100
1.1.1 Polinoˆmio Geral
(n)b = ni ∗ b
i + ni−1 ∗ b
i−1 + ni−2 ∗ b
i−2 + ... + n1 ∗ b
1 + n0 ∗ b
0
Conversa˜o de Bina´ria (0,1) para Decimal utilizando o Polinoˆmio Geral
(101101)2 = 1 ∗ 2
5 + 0 ∗ 24 + 1 ∗ 23 + 1 ∗ 22 + 0 ∗ 21 + 1 ∗ 20
=32+0+8+4+0+1
=(45)10
Por diviso˜es sucessivas encontre os seguintes valores abaixo, lembrando que o restos devem ser
sempre menores que a base em questa˜o e a montagem dos nu´meros seguem de baixo para cima.
Exerc´ıcios:
(46)10 = (?)2 (123)10 = (?)2 (4305)10 = (?)2 (146)10 = (?)2
(309)10 = (?)2 (1010111)2 = (?)5 (210011)3 = (?)5 (376)10 = (?)7
(9450)10 = (?)9 (1101011)2 = (?)4 (452)8 = (?)2 (13215)6 = (?)5
1.1.2 Nu´meros Reais
(123, 456)10 = 1 ∗ 10
2 + 2 ∗ 101 + 3 ∗ 100 + 4 ∗ 2−1 + 5 ∗ 10−2 + 6 ∗ 10−3
(123, 45)10 = (?)2
1a Etapa:
123/2=1111011
2a Etapa:
Eletroˆnica Digital - 1aUnidade - Prof. Vitor Lea˜o Filardi 8
0, 45 ∗ 2 = 0, 90→ 0, 90 ∗ 2 = 1, 80→ 0, 80 ∗ 2 = 1, 60→ 0, 60 ∗ 2 = 1, 20
→ 0, 20 ∗ 2 = 0, 40→ 0, 80 ∗ 2 = 1, 60
(1111011, 011100)2
Ex:
(101101, 11101)2 = (?)10 = 45, 90625
Operac¸o˜es:
Adic¸a˜o:
1 1111 2
(121)10 (1011011)2 (1232)5
+(39)10 +(11110)2 +(32)5
(160)10 (111001)2 (1444)5
Subtrac¸a˜o:
111 2
(121)10 (1011011)2 (1232)5
-(39)10 -(11110)2 -(32)5
(82)10 (111001)2 (1200)5
1.1.3 Exerc´ıcios de Fixac¸a˜o
a)(10346)10 =(?)2 b)(156, 23)10 =(?)2 c)(305, 34)10=(?)2
d)(786, 46)10=(?)2 e)(1001110011)2=(?)10 f)(101101, 1011)2=(?)10
g)(1010, 100)2=(?)10 h)(1111, 111)2=(?)10 i)(4305, 009)10=(?)2
j)(200, 002)10=(?)2 l)(110011, 1100)2 =(?)10 m)(10110011, 11)2=(?)10
Somas: (da questa˜o anterior)
a)(g + h)2 =(?)2
b)(e + f)10 =(?)10
c)(l + m)2 =(?)2
d)(i + j)10 =(?)10
e)(a + b)2 =(?)2
f)(c + d)10 =(?)10
Subtrac¸o˜es:(da questa˜o anterior)
a)(a-b)=(?)2
b)(c-d)=(?)2
c)(e-f)=(?)2
Eletroˆnica Digital - 1aUnidade - Prof. Vitor Lea˜o Filardi 9
Tabela de Converso˜es de Unidades
Decimal Bina´rio Quartena´rio Octal Hexadecimal
0 0 0 0 0
1 1 1 1 1
2 10 2 2 2
3 11 3 3 3
4 100 10 4 4
5 101 11 5 5
6 110 12 6 6
7 111 13 7 7
8 1000 20 10 8
9 1001 21 11 9
10 1010 22 12 A
11 1011 23 13 B
12 1100 30 14 C
13 1101 31 15 D
14 1110 32 16 E
15 1111 33 17 F
Exerc´ıcios:
(46)4 =(?)2 (123)4 = (?)2 (4305)4 = (?)2 (146)4 = (?)2
(307)8 =(?)2 (4531)8 = (?)2 (1074)8 = (?)2 (5076)8 = (?)2
(9450)16=(?)2 (1AFDC)16 = (?)2 (FEDCBA)16 = (?)2 (DB452)16 = (?)2
(A51F )16=(?)8 (DBA4)16 = (?)8 (2100, 11)16 = (?)8 (376, 8)16 = (?)8
(9450)16=(?)4