atividade pratica

Prévia do material em texto

CENTRO UNIVERSITÁRIO INTERNACIONAL UNINTER
ESCOLA SUPERIOR POLITÉCNICA
BACHARELADO EM ENGENHARIA eletrica com habilitação em eletrônica 
DISCIPLINa lógica programável
 
ATIVIDADE PRATICA lógica programável
Experimento – Circuito Lógico
Introdução
Os dispositivos lógicos programáveis (PLDs), juntamente com a teoria básica de eletrônica digital, permitem a implementação e síntese de circuitos digitais desde simples portas lógicas até os mais complexos sistemas digitais em um único chip.
Procedimento Experimental
OBJETIVO
Entender um circuito lógico fazendo a implementação em dispositivo FPGA e comparando com o equivalente em circuitos integrados TTL para comprovar o seu funcionamento.
MATERIAL UTILIZADO
PROCEDIMENTOS EXPERIMENTAIS
Este experimento consiste em realizar a implementação em VHDL e gravação no kit Cyclone II para verificação da sua operação prática de 1 circuito lógico combinacional, a ser definido, entre os listados no item 4.1.
 Uma montagem em protoboad deve ser feita para realizar o comparativo entre a operação do projeto implementado no kit FPGA Cyclone e o circuito lógico com circuitos integrados TTL.
 O teste a s er realizado deve ser a comprovação da operação dos circuitos com base em sua tabela verdade. Deve ser implementado o código VHDL em um projeto criado no ambiente Altera Quartus II.
 Devem ser associadas às portas de entrada e saída definidas na entidade de projeto os pinos do kit Cyclone II por meio da ferramenta Pin Planner do Quartus II. 
Observações sobre a tensão de alimentação e tensão aplicável aos pinos de entrada e saída: - No kit FPGA Altera Cyclone os pinos de I/O operam com níveis de tensão de 0V a 3,3V. 
 - Para os circuitos integrados TTL deve -se utilizar uma fonte de alimentação específica de 5V, sendo que os seus pinos de I/O irão trabalhar com níveis de tensão de 0V a 5V. 
 * Não deve haver interconexão entre o circuito de teste do projeto realizado no kit FPGA Cyclone com o circuito de teste do circuito lógico combinacional com circuitos integrados TTL, visto que ambos trabalham com tensão diferente de operação das suas portas de I/O.
2.3.1 Opções de Circuito a ser Projetado/Montado
O circuito lógico a ser projetado em FPGA e montado com portas lógicas deve ser escolhido entre os definidos pelas expressões lógicas abaixo: 
Opção 1: S = (A AND (NOT B)) OR ((NOT A) AND B) 
Opção 2: S = ((NOT A) OR (NOT B)) AND (NOT C) 
Opção 3: S = NOT ((A AND B) OR C) 
Opção 4: S = (A AND B) OR (A AND C) OR (B AND C)
2.3.2 Procedimentos de Montagem da Fonte de Alimentação de 5V para Teste do Circuito Lógico TTL
1º Passo: Conectar os cabos de saída do adaptador AC ao conector IN da fonte ajustável, os dois cabos podem ser inseridos em qualquer posição do conector, então conectar o adaptador AC à rede elétrica. 
Regular a sua tensão de saída para 5V±5%, medindo com o multímetro, conectando a ponteira vermelha na saída OUT + e a ponteira preta na saída OUT -, estando a chave seletora na posição de medição de tensão na es cala de 20 V e com o botão DC/AC não pressionado para a medição DC. 
Após este ajuste desconectar o adaptador AC da rede elétrica (será ligado novamente apenas depois de estar com todo o circuito montado). 
 2º Passo: Realizar as conexões da entrada de alimentação: 
• Conectar no protoboard o terminal de parafuso, que irá receber a entrada de alimentação, nos pontos d2, d4 e d6. • Inserir um cabo rígido vermelho entre o ponto b2 e o primeiro ponto da coluna de VCC. • Inserir um cabo rígido azul entre o ponto b4 e o primeiro ponto da coluna de GND. 
 • Utilizar dois cabos flexíveis, um da cor azul e outro da cor amarela, ambos com comprimento de 10cm e com suas pontas desencapadas, expondo 0,5cm do cabo. Então ligar uma das extremidades do cabo azul no terminal OUT ( –) da fonte ajustável e uma das extremidades do cabo amarelo no terminal OUT (+) da fonte ajustável. 
Então ligar a outra extremidade do cabo azul no terminal de parafuso que está na posição b4 do protoboard e a outra extremidade do cabo amarelo no terminal de parafuso que está na posição b2 do protoboard.
2.4 Resultados do Experimento
Indique previamente a opção de circuito escolhida e elabore o relatório, conforme o modelo, apresentando os seguintes resultados: 
Apresente o diagrama esquemático a tabela verdade do circuito ensaiado.
Figura 1 - Opção 1: S = (A AND (NOT B)) OR ((NOT A) AND B).
Figura 2 - Opção 2: S = ((NOT A) OR (NOT B)) AND (NOT C)
Figura 3 - Opção 3: S = NOT ((A AND B) OR C)
Figura 4 - Opção 4: S = (A AND B) OR (A AND C) OR (B AND C)
DESCRIÇÃO VHDL DO CIRCUITO LÓGICO ESCOLHIDO
Figura 5 - Opção 1: S = (A AND (NOT B)) OR ((NOT A) AND B)
Figura 6 - Opção 2: S = ((NOT A) OR (NOT B)) AND (NOT C)
Figura 7 - Opção 3: S = NOT ((A AND B) OR C)
Figura 8 - Opção 4: S = (A AND B) OR (A AND C) OR (B AND C)
Apresente a associação dos pinos do FPGA feita na ferramenta Pin Planner.
Figura 9 - Opção 1: S = (A AND (NOT B)) OR ((NOT A) AND B)
Figura 10 - Opção 2: S = ((NOT A) OR (NOT B)) AND (NOT C)
Figura 11 - Opção 3: S = NOT ((A AND B) OR C)
Figura 12 - Opção 4: S = (A AND B) OR (A AND C) OR (B AND C)
 13) Apresente o diagrama de tempo da simulação do circuito implementado em VHDL no software Quartus II com todas as condições da tabela verdade.
Figura 13 - Opção 1: S = (A AND (NOT B)) OR ((NOT A) AND B)
Figura 14 - Opção 2: S = ((NOT A) OR (NOT B)) AND (NOT C)
Figura 15 - Opção 3: S = NOT ((A AND B) OR C)
Figura 16 - Opção 4: S = (A AND B) OR (A AND C) OR (B AND C)
 
Apresente fotos da montagem do circuito de teste tanto do kit FPGA como do circuito combinacional com portas lógica.
Figura 17 - Opção 1: S = (A AND (NOT B)) OR ((NOT A) AND B)
Figura 18 - Opção 2: S = ((NOT A) OR (NOT B)) AND (NOT C)
Figura 19 - Opção 3: S = NOT ((A AND B) OR C)
Figura 20 - Opção 4: S = (A AND B) OR (A AND C) OR (B AND C)