lista Eletrônica Digital II

Prévia do material em texto

ELETRÔNICA DIGITAL II 
 
Ementa: Circuitos digitais. Circuitos seqüenciais: Máquinas de Estado. Moore e Mealy, circuitos 
assíncronos e síncronos. Circuitos digitais básicos contidos em sistemas digitais. Conversores AD/DA. 
Projeto de sistemas digitais utilizando linguagem de descrição de hardware (VHDL). Temporização em 
sistemas digitais. 
 
Bibliografia básica: 
 
Lenz, Maikon Lucian; Moraes, Marlon LeandroEletrônica digitalGrupo A01/2019Porto Alegre[Minha 
Biblioteca]. 
GARCIA, Paulo Alves; MARTINI, José Sidnei Colombo.Eletrônica Digital - Teoria e Laboratório. Editora 
Saraiva. São Paulo. 06/2009. Ciências Exatas. Livro digital/recurso online [Minha Biblioteca]. 
TOKHEIM, Roger.Fundamentos de Eletrônica Digital: Sistemas Combinacionais - Série Tekne - Volume 1. 
Grupo A. Porto Alegre. 01/2013. Ciências Exatas. Livro digital/recurso online [Minha Biblioteca]. 
 
Bibliografia complementar: 
 
SZAJNBERG, Mordka.Eletrônica Digital - Teoria, Componentes e Aplicações. Grupo GEN. Rio de Janeiro. 
08/2014. Ciências Exatas. Livro digital/recurso online [Minha Biblioteca]. 
MALOBERTI, Franco.Entendendo Microeletrônica - Uma Abordagem Top-Down. Grupo GEN. Rio de 
Janeiro. 03/2015. Ciências Exatas. Livro digital/recurso online [Minha Biblioteca]. 
CAPUANO, Francisco Gabriel; IDOETA, Ivan Valeije.Elementos de Eletrônica Digital. Editora Saraiva. São 
Paulo. 06/2012. Ciências Exatas. Livro digital/recurso online [Minha Biblioteca]. 
CRUZ, Eduardo Cesar Alves; CHOUERI JR., Salomão; ARAÚJO, Celso de.Eletrônica Digital. Editora 
Saraiva. São Paulo. 06/2014. Ciências Exatas. Livro digital/recurso online [Minha Biblioteca]. 
HETEM Jr., Annibal.Fundamentos de Informática - Eletrônica Digital. Grupo GEN. Rio de Janeiro. 04/2010. 
Ciências Exatas. Livro digital/recurso online [Minha Biblioteca]. 
 
A atividade avaliativa será contemplada na resolução dos exercícios abaixo com valor de 10 pontos. 
PRAZO DE ENTREGA: 04/09/2020 via portal acadêmico. 
Todos os alunos deverão estar postando a resolução no portal individualmente. 
Não será aceito trabalhos fora do prazo ou por e-mail. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
QUESTÃO 01– Uma aplicação interessante do método de projeto de contadores síncronos é na geração 
de trens de pulso num método denominado ligação direta, no qual o trem de pulsos a ser gerado é obtido 
diretamente da saída de um FF. O ponto principal consiste em fazer com que a saída do FF seja uma 
sequência desejada. Para um circuito digital baseado em contadores síncronos que gera o seguinte trem 
de pulsos: 01101. Responda o que se pede: 
 
a) Obtenha as expressões lógicas para um circuito digital que gere essa sequência. 
b) Apresente o circuito digital que implementa essa solução (informe qual o tipo de flip-flop e portas 
lógicas usados). 
c) Apresente uma máquina de estados finitos que represente o circuito lógico projetado. 
 
 
 
 
 
QUESTÃO 02 – Um estudante de eletrônica ao chegar numa bancada encontrou um dispositivo de 
memória de 1 bit. Este dispositivo era um tipo comum de latch. Nas entradas do dispositivo havia duas 
chaves: A e B. E à saída principal do dispositivo estava ligada um led. O estudante notou que inicialmente 
o led estava aceso. Ele então fez as seguintes ações e anotou os resultados na tabela abaixo. Analise esse 
ensaio e responda o que se pede: 
 
Chave A Chave B LED 
Sem nada 
fazer 
Sem nada 
fazer 
Aceso 
Aberta Fechada Aceso 
Aberta Aberta Aceso 
Fechada Aberta Apagado 
Aberta Aberta Apagado 
Fechada Fechada Aceso 
Aberta Aberta Aceso 
Fechada Fechada Apagado 
 
 
a) Que tipo de latch (flip-flop) foi encontrado? 
Justifique! 
b) Como é chamada a entrada na qual foi 
conectada a chave A? Justifique! 
c) Como é chamada a entrada na qual foi 
conectada a chave B? Justifique! 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
QUESTÃO 03 – Um estudante de eletrônica digital foi desafiado a projetar um contador síncrono, em código 
Gray, crescente e cíclico de 1 a 9 com apenas números ímpares, isto é, que realiza a contagem 1, 3, 5, 7, 
9, 1 ... Ele resolveu utilizar uma técnica segundo a qual ele obtém um mapa de localização, em seguida 
mapas de mudança de saída, depois mapas das entradas e finalmente as expressões lógicas. Ele escolheu 
usar flips-flops do tipo JK-mestre escravo. Sobre os projetos realizados pelo estudante, preencha os mapas 
citados neste enunciado à medida que as tabelas que se seguem são apresentadas. ATENÇÃO: A 
RESPOSTA FINAL DEVE SER À CANETA E NÃO DEVE CONTER NENHUM TIPO DE RASURA! 
 
Tabela 1 Informações gerais 
 Binário 
Gray 
Número decimal D C B A 
1 0 0 0 1 
3 0 0 1 0 
5 0 1 1 1 
7 0 1 0 0 
9 1 1 0 1 
1 0 0 0 1 
 
A) Preencha a Tabela 2 do Mapa de Localização 
 
Tabela 2 Mapa de localização 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
B) Preencha as Tabelas 3, 4, 5 e 6 que são os Mapas de Mudanças de Saída 
 
Tabela 3 Mapa de mudança da saída D 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
Tabela 4 Mapa de mudança da saída C 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
 
Tabela 5 Mapa de mudança da saída B 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
 
Tabela 6 Mapa de mudança da saída A 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
 
 
 
 
 
 
 
C) Seja a Tabela 7 a tabela de conversão das saídas/entradas para o FF-JK, preencha as Tabelas de 
mudanças das entradas (8, 9, 10 e 11, respectivamente). 
 
Tabela 7 Tabela conversão saídas/entradas de um FF JK 
Mudança de 
saída 
J K 
0  0 0 X 
0  1 1 X 
1  1 X 0 
1  0 X 1 
 
 
Tabela 8 Mapa de entradas JDKD 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
Tabela 9 Mapa de entradas JCKC 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
 
 
 
 
Tabela 10 Mapa de entradas JBKB 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
Tabela 11 Mapa de entradas JAKA 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
 
 
QUESTÃO 04 – Ainda com respeito ao projeto demandado na questão 01, isto é, sobre o projeto de um 
contador síncrono, crescente e cíclico que realiza a contagem 1, 3, 5, 7, 9 a partir do uso de flips-flops do 
tipo JK-mestre escravo. 
a) Preencha as Tabelas 12, 13, 14, 15, 16, 17, 18 e 19. ATENÇÃO: A RESPOSTA FINAL DEVE SER 
À CANETA E NÃO DEVE CONTER NENHUM TIPO DE RASURA! 
 
Tabela 12 Mapa da entrada JD 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
Tabela 13 Mapa da entrada KD 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
 
Tabela 14 Mapa da entrada JC 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
Tabela 15 Mapa da entrada KC 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
 
 
Tabela 16 Mapa da entrada JB 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
Tabela 17 Mapa da entrada KB 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
 
Tabela 18 Mapa da entrada JA 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
Tabela 19 Mapa da entrada KA 
DC 
BA 
00 01 11 10 
00 
01 
11 
10 
 
 
b) Obtenha a expressão booleana de cada tabela (Mapa de Karnaugh) das entradas mapeadas no 
item (a). 
JD = 
 
KD = 
 
JC = 
 
KC = 
 
JB = 
 
KB = 
 
JA = 
 
KA = 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
QUESTÃO 05 – Seja o Flip-Flop J-K representado na Figura 1. Considere que antes do experimento ser 
realizado, os sinais de controle usados deixaram a saída Q com nível lógico baixo. Na Figura 2 estão 
representados os sinais do clock e das entradas J e K logo após os sinais de controle Clear e Preset ficarem 
inabilitados. Analise as Figuras e responda o que se pede: 
 
 
 
 
Figura 1 
 
 
a. Represente no diagrama a evolução da 
resposta da saída Q 
b. No começo do experimento qual 
combinação de sinais possível para garantir 
que a saída Q inicialmente fosse com nível 
lógico baixo?c. Que sinais de controle devem ser 
colocados no Clear e no Preset para que 
fiquem inabilitados durante a experiência? 
d. Qual o estado da saída Q aos 8 segundos? 
 
 
 
Figura 2