Atividade 4_Bloco_2_ARQUITETURA E ORGANIZAÇAO DE COMPUTADORES_Resposta

Prévia do material em texto

 Pergunta 1 
1 em 1 pontos
	
	
	
	Dentro do sistema de arquitetura de computadores, para a parte que executa o armazenamento de informações e transmissão de dados, existe uma preocupação em detectar um erro da informação a ser armazenada ou, até mesmo, corrigir os dados em caso de erros que são detectados. Uma das formas de executar esta é ação é através cálculo do bit de paridade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Informe qual assertiva a seguir é correta para a informação a ser enviada em conjunto com o bit de paridade par, para a palavra 01111101. 
	
	
	
	
		Resposta Selecionada: 
	
011111010. 
	Resposta Correta: 
	
011111010. 
	Feedback da resposta: 
	Resposta correta. A detecção por bit de paridade consiste em inserir no final da sequência de bits um bit de verificação. Na sequência da informação, se a quantidade de bits 1 for par, é adicionado o bit 0, no final da sequência; em caso contrário, é adicionado o bit 1. 
	
	
	
 Pergunta 2 
1 em 1 pontos
	
	
	
	Quando precisa armazenar as informações ou transmitir estes dados de forma confiável, sempre existe uma preocupação em detectar de teve algum erro ou, até mesmo, caso seja detectado o erro, tentar fazer a sua correção. Uma das técnicas para executar esta é ação de detecção de erro é através cálculo do bit de paridade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Informe qual assertiva a seguir é correta para a informação a ser enviada em conjunto com o bit de paridade ímpar, para a palavra 01111101. 
	
	
	
	
		Resposta Selecionada: 
	
011111011. 
	Resposta Correta: 
	
011111011. 
	Feedback da resposta: 
	Resposta correta. A detecção por bit de paridade consiste em inserir no final da sequência de bits um bit de verificação. Na sequência da informação se a quantidade de bits 1 for ímpar, é adicionado o bit 0 após a sequência; em caso contrário, é adicionado o bit 1. 
	
	
	
 Pergunta 3 
1 em 1 pontos
	
	
	
	RISC é um tipo de máquina que tem como principal característica em sua implementação o fato de possuírem instruções reduzidas, que tem como significado a instrução ser simples, estar otimizada. Esta característica permite menor complexidade em sua implementação do que as máquinas CISC (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010 ). 
Considerando as características básicas de uma instrução reduzida, avalie as afirmações a seguir. 
  
I.         o tempo de execução de uma instrução corresponde a um ciclo de máquina (tempo do acesso e coleta de informações nos registradores, executar uma operação e escrever o resultado no banco de registradores. 
II.        as operações ocorrem na forma de registrador-registrador, ou seja, elas ocorrem de tal maneira que não existem instruções que misturem registrador-memória, exceto aquelas de carga e escritas na memória. 
III.      os modos de endereçamento utilizados no processo são considerados de execução simples, e não tem a possibilidade de possuir, por exemplo, a forma de aplicação denominada de endereçamento indireto. 
IV.      utilização de formatos simples de instruções é essencial para se ter unidades de controle mais simples, com os processos de decodificação e busca dos operandos, mais ágil, devido a menor complexidade do hardware. 
V.        os modos de dados utilizados no processo são considerados de execução complexo, os únicos no sistema, pois a forma de aplicação utilizada é denominada de dados de acesso direto. 
  
Agora, assinale a alternativa que apresenta informações corretas quanto as características básicas de uma instrução reduzida da arquitetura RISC. 
	
	
	
	
		Resposta Selecionada: 
	
I, II, III e IV. 
  
  
	Resposta Correta: 
	
I, II, III e IV.
 
 
	Feedback da resposta: 
	Resposta correta. Em uma instrução tudo diz respeito a uma ação que precisa ser feita. Assim não existe nada sobre a parte de dados em uma instrução reduzida. 
	
	
	
 Pergunta 4 
1 em 1 pontos
	
	
	
	Um módulo de E/S, dentro da arquitetura de computadores, deve ter como características de implementação, algumas formas de exportar suas funcionalidades para realizar um interfaceamento entre o elemento Barramento e os próprios dispositivos de E/S, que estão sob sua responsabilidade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Considerando as funcionalidades de um módulo hipotético de E/S, avalie as afirmações a seguir. 
  
I.         controle e temporização: fundamentais para permitir a sincronização de acesso e uso dos dispositivos sob a coordenação do módulo de E/S. 
II.        interação com o processador e dispositivos de E/S: tem o recebimento das demandas e o envio ou o recebimento das informações a serem manipuladas. 
III.      detecção de erros: como envolvem armazenamento e transmissão é necessário um mecanismo para detecção de erros. 
IV.      bufferização das informações sob manipulação: compatibilizar as taxas de transferência entre os dispositivos e os barramentos envolvidos. 
V.        clock: pulso para a sincronização das ações realizadas pela memória para proceder a ação de leitura ou gravação das informações. 
  
Agora, assinale a alternativa que apresenta informações corretas sobre as funcionalidades do módulo de E/S. 
	
	
	
	
		Resposta Selecionada: 
	
I, II, III e IV. 
	Resposta Correta: 
	
I, II, III e IV. 
	Feedback da resposta: 
	Resposta correta. As funções requisitadas são chamadas ações desenvolvidas pelo módulo, sendo assim excluídas ações de são executadas por outros módulos como no caso do sincronismo, feito pelo clock. 
	
	
	
 Pergunta 5 
1 em 1 pontos
	
	
	
	Na arquitetura de computadores, no uso das memórias do tipo RAM, podem ser diferenciadas em vários aspectos. Entre eles podem ser relacionados quanto à tecnologia de sua fabricação, em conjunto com suas utilidades principais. Como exemplo deste tipo de classificação tem o caso das memórias denominadas como do tipo dinâmica (DRAM) e as denominadas como do tipo estática (SRAM). (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Qual assertiva a seguir é correta para a característica da memória do tipo DRAM. 
	
	
	
	
		Resposta Selecionada: 
	
um dos seus componentes eletrônicos, o capacitor, tem a capacidade de armazenar energia de forma temporária. 
	Resposta Correta: 
	
um dos seus componentes eletrônicos, o capacitor, tem a capacidade de armazenar energia de forma temporária. 
	Feedback da resposta: 
	Resposta correta. A memória do tipo DRAM guarda informação de forma temporária, enquanto tem energia armazenada pelo componente eletrônico capacitor, já que o transistor não faz isso. 
	
	
	
 Pergunta 6 
1 em 1 pontos
	
	
	
	Um módulo de E/S dentro da arquitetura de computadores deve ser implementado de forma a desemprenhar suas ações através da funcionalidades de interfaceamento entre o elemento denominado Barramento e os próprios dispositivos de E/S que estão nele conectados e por consequência, sob sua responsabilidade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que descreve as características sobre a estrutura básica de um módulo de E/S. 
	
	
	
	
		Resposta Selecionada: 
	
pinos de interfaceamento com os dispositivos propriamente ditos são os que permitem a comunicação com os equipamentos de E/S. 
	Resposta Correta: 
	
pinos de interfaceamento com os dispositivos propriamente ditos são os que permitem a comunicação com os equipamentos de E/S. 
	Feedback da resposta: 
	Resposta correta. O módulo de E/S utiliza 3 partes em sua estrutura e que são utilizados para interligar a parte externa que tem os dispositivos com a parte interna que possui os barramentos. 
	
	
	
 Pergunta 7 
1 em 1 pontos
	
	
	
	Manipular um módulo de E/S através da forma deE/S controlado por interrupção consiste em maior consumo computacional 
PORQUE 
Existe um evento que informa sobre uma espera, sem processamento sendo realizado. 
  
Analisando as afirmações acima, conclui-se que: 
	
	
	
	
		Resposta Selecionada: 
	
as duas afirmações são falsas. 
	Resposta Correta: 
	
as duas afirmações são falsas.
	Feedback da resposta: 
	Resposta correta. Com o uso da forma de manipulação de forma E/S controlada por interrupção, ocorre um evento (e seu consumo de recurso) apenas quando chamado. 
	
	
	
 Pergunta 8 
1 em 1 pontos
	
	
	
	As memórias do tipo ROM possuem a característica de ser não volátil, é utilizada em ocasiões nas quais requer apenas operações de leitura, como por exemplo: bibliotecas de funções, para que sejam usadas frequentemente (tal como BIOS – Basic Input/Output System), tabelas de funções ou informações fixas a serem demandadas pelo sistema computacional. (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Assim, qual assertiva a seguir é correta para expressar a classificação da memória ROM quanto a fase de gravação de sua informação. 
	
	
	
	
		Resposta Selecionada: 
	
EEPROM (PROM apagável eletricamente – Electrically Erasable PROM) – permite o apagamento das informações para que seja feita uma nova gravação. 
	Resposta Correta: 
	
EEPROM (PROM apagável eletricamente – Electrically Erasable PROM) – permite o apagamento das informações para que seja feita uma nova gravação. 
	Feedback da resposta: 
	Resposta correta. A memória do tipo ROM e demais seguidoras utilizam o sistema de gravação elétrica de acordo com o significado da sigla, como nos itens de programável, de fábrica, sem o uso de sistema operacional. 
	
	
	
 Pergunta 9 
1 em 1 pontos
	
	
	
	Em máquinas escalares, que carregam a possibilidade de executar apenas uma instrução por vez, o pipeline pode não ser atendido plenamente, devido aos conflitos e dependências ( hazards) de dados, estrutural, ou de controle, que faz parte de sua característica como pipeline e que as máquinas escalares não possuem(STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que informa corretamente sobre o mecanismo adotado utilizado na técnica denominada execução fora de ordem. 
	
	
	
	
		Resposta Selecionada: 
	
ILP – Instruction Level Parallelism. 
	Resposta Correta: 
	
ILP – Instruction Level Parallelism. 
	Feedback da resposta: 
	Resposta correta. O mecanismo de execução fora de ordem é associado a questão do paralelismo e ainda na ação de nível de instrução. 
	
	
	
 Pergunta 10 
1 em 1 pontos
	
	
	
	Existe uma ascensão em relação ao uso de paralelismo nos computadores, desde a introdução do pipeline, que representa um pseudoparalelismo, seguindo com a incorporação da superescalaridade, pelo paralelismo para dentro dos processadores, tudo para ter uma melhora em termos de otimização (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Considerando a tendência de sair do limite de uso do paralelismo em nível de instrução, o uso a nível de threads e de núcleos, avalie as afirmações a seguir. 
  
I.         com o nível de threads, o processador tem condições de escalonar threads na ocorrência de conflitos no pipeline. 
II.        um escalonamento em nível de hardware, torna-se muito menos eficiente, se compararmos com o escalonamento realizado pelo sistema operacional. 
III.      o paralelismo em nível de núcleos, incorpora a ideia das máquinas multiprocessadores, sendo cada núcleo independente. 
IV.      o uso de processadores vetoriais consiste em um modelo com execução em série, dotado de pipeline, do tipo SIMD. 
V.        quando não se limita às abstrações arquiteturais, existe o paralelismo em nível de aplicações, por exemplo, o paralelismo em nível de dados. 
  
Agora, assinale a alternativa com os itens corretos das tendências em nível de paralelismo. 
	
	
	
	
		Resposta Selecionada: 
	
I, III e V. 
	Resposta Correta: 
	
I, III e V. 
	Feedback da resposta: 
	Resposta correta. Em aplicações de novas tendências, as escolhas decorrem em serem utilizadas quando são menos complexas e mais rápidas.